资源列表
verilog32位浮点数乘法器
- 采用verilog写的32位浮点数乘法器，组合电路，只需要一个时钟周期就可完成运算
float_mul_verilog
- 浮点乘法verilog代码，浮点格式遵循 IEEE754 标准。-Float Point Multiply , im verilog
sj_work
- RAM控制的VHDL实现 真的很有用 -VHDL implementation of the RAM control true true useful useful
SPIVerilog
- 这是一个SPI串行总线接口的Verilog实现-It is a Verilog SPI serial bus interface implementation
usb_sim_model
- EZ-USB的仿真模型，Verilog实现，能够实现端点传输，自用。-EZ-USB simulation model, Verilog implementation, to achieve the endpoint transmission, personal use.
jiaotongdeng_mealy2
- 自编的交通灯程序，使用VHDL语言，使用状态机模式。
fenpingqi
- 介绍了用等占空比法、计数进位端、计数输出端得到秒脉冲的三种方法。-Introduced the method with other duty-cycle, counting the carry side, second pulse count output by the three methods.
clock
- 用VHDL 语言设计数字钟，实现在数码管上显示分钟和秒，并且可以手动调节分钟， 实现分钟的增或者减。该设计包括以下几个部分： （1）分频电路的设计，产生1Hz 的时钟信号，作为秒计时脉冲； （2）手动调节电路，包括“时增”“时减”“分增”“分减”。 （3）时分秒计时电路。 （4）7 段数码管显示电路。-Design with VHDL, digital clock, to achieve in the digital display minutes and seconds,
4bit_adder
- 4-Bit adder with single bit adder
UART
- UART (serial) protocol in VHDL with receive & send
CRC_restored
- mpeg-2 crcr32计算的代码，采用verilog编写，验证通过-mpeg-2 crcr32 caculate
spi_3_wire_master
- Module SPI 3 wire master