CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 3637.38 .39 .40 .41 .42 ... 4323 »
  1. vga

    0下载:
  2. 利用红色飓风二代FPGA控制VGA显示8种颜色-Hurricane II FPGA using the red control VGA display 8 colors
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:2.08kb
    • 提供者:龙吟风
  1. dianti

    0下载:
  2. 电梯控制器的源代码,要的快下快下快下快下
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.07kb
    • 提供者:苏斌
  1. trafficlight

    0下载:
  2. 交通指示灯程序,VHDL语言,用于爱迪克实验箱模拟实验。-Traffic light program, VHDL language, for me love Dick simulation experiment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:2.07kb
    • 提供者:kinglg
  1. keil

    0下载:
  2. 单片机keil基本时钟程序可以在lcd上显示出一个时钟。-SCM keil basic clock program can display a clock on the lcd.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.07kb
    • 提供者:小刘
  1. design-2-recieve-serial-data-and-display-on-LCD.z

    0下载:
  2. 8051 code to receive name serially.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:2.07kb
    • 提供者:Parth Borda
  1. 64Bit-Look-Ahead-Adder-Verilog-Code-with-Testbenc

    0下载:
  2. 64Bit Look Ahead Adder Verilog Code with Testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.07kb
    • 提供者:Anand
  1. top

    0下载:
  2. 一个music的VHDL语言相当有用,里面有三首歌
  3. 所属分类:VHDL编程

    • 发布日期:2008-10-13
    • 文件大小:2.07kb
    • 提供者:土波
  1. fpgaUPDW

    0下载:
  2. fpga上下变频混频实现,其中CIC采用多种方法设计,自己花两个星期编写,中文注释,浅显易懂-fpga up and down conversion mixer implemented which CIC using a variety of methods designed, he spent two weeks writing notes in Chinese, easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:2.07kb
    • 提供者:胡昊波
  1. ad7606

    0下载:
  2. ADC7606的驱动代码,采用verilog实现-ADC7606 driver code, using Verilog to achieve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:2.07kb
    • 提供者:小云
  1. 5-multiplexer

    0下载:
  2. five multiplexer, verilog, altera de2 board~
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.07kb
    • 提供者:KYchocz
  1. INT_DCT

    1下载:
  2. Verilog HDL语言实现的整数DCT变换模块。其中包括一维和两维的DCT变换模块各一个。该模块都通过硬件仿真以及FPGA实现后的测试,均满足预期的DCT变换功能。-Integer DCT transfer module with Verilog HDL format. The package includes one 1-D and one 2-D DCT transfer module, which all pass simulation and FPGA evaluation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2.07kb
    • 提供者:Alex Liu
  1. ram_a

    0下载:
  2. EDA工具中内存单元模块的VHDL硬件描述语言设计-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:2.07kb
    • 提供者:kenny.iverson
« 1 2 ... .32 .33 .34 .35 .36 3637.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com