CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4323 »
  1. FPGA_CODE-AD7765

    1下载:
  2. 该资料基于FPGA,采用verilog语言,完成AD7765芯片的模数转换,AD7765可实现24位精度的高速采集,在出自信号处理中占有重要的地位-The information on FPGA, using verilog language, complete chip AD7765 analog-to-digital conversion, AD7765 can achieve 24-bit precision high-speed acquisition, plays an importa
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.3mb
    • 提供者:Grace
  1. CY7C68013A_board_test

    1下载:
  2. 该资料基于FPGA实现USB2.0的高速传输,即CY7C68013A芯片的数据传输,包括FPGA与上位机之间数据的相互传输,CY7C68013A的传输速率最高可达480M/S。-The FPGA-based high-speed data transmission USB2.0, that CY7C68013A chip data transmission, including the mutual transmission of data between the FPGA and the ho
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:270.81kb
    • 提供者:Grace
  1. ALINX9226_406

    0下载:
  2. 采用了两片 ADI 公司的 AD9226, 此芯片是一款单芯片、 12 位、 65 MSPS 模数转换器( ADC),采用单电源供电,它数据速率达 65 MSPS。该资料基于fpga采用verilog语言实现编程。-Using two ADI' s AD9226, this chip is a single chip, 12, 65 MSPS ADC (ADC), a single power supply, which speeds up data 65 MSPS. The data b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.72mb
    • 提供者:Grace
  1. BCD_7SegFPGA

    0下载:
  2. Implement a generic converter BCD to Display 7 segment in a FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.45mb
    • 提供者:avalanch
  1. ConterFPGA

    0下载:
  2. Implementing a Generic Conter in VHDL - FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:52.54kb
    • 提供者:avalanch
  1. chuanbing

    0下载:
  2. FPGA里关于串并转化的一些思路和相关的代码,供大家分享。-Some thoughts on the FPGA serial conversion and related code, for everyone to share.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:122.87kb
    • 提供者:niu
  1. Ex_1

    0下载:
  2. A VHDL ABOUT ANALOG TO DIGITAL CONVERT.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.87kb
    • 提供者:Ye
  1. vga_display

    0下载:
  2. VHDL语言VGA显示代码,可以正常运行-VHDL language VGA display code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:148.59kb
    • 提供者:yuan
  1. scr

    0下载:
  2. 4阶24倍抽取CIC滤波器设计-4th order 24 times CIC decimation filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:11.21kb
    • 提供者:李林
  1. scr

    0下载:
  2. 高级篇03:基于matlab和fpga的FIR滤波器设计-Senior chapter 03: matlab and fpga based FIR filter design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.22kb
    • 提供者:李林
  1. src

    0下载:
  2. 同步异步复位、上升沿触发D触发器-Synchronous asynchronous reset, rising edge triggered D flip-flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.51kb
    • 提供者:李林
  1. scr

    0下载:
  2. 三段有限状态机编写-Three sections of a finite state machine to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:43.2kb
    • 提供者:李林
« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com