CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4323 »
  1. phase_lock_vhdl

    0下载:
  2. 在VHDL下实现锁相环的源码和说明文档.通常用于分频或倍频时进行相位锁定.-To achieve phase-locked loop in the VHDL source code and documentation. Normally used when the frequency or frequency-doubling phase locked.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:164.69kb
    • 提供者:刘科
  1. DEMO5_VGA_img

    0下载:
  2. VGA 显示 彩条显示 VHDL FPGA-VGA color display shows VHDL FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:54.58kb
    • 提供者:金可有
  1. VHDL

    0下载:
  2. 采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存满数据后停止数据采集并且相应通道的状态位产生报警信号。 5.数据分为8位串行输出,输出时钟由外部数据读取电路给出。 6.具备显示模块驱动功能。由SEL信号设置显示的通道,DISPLAY
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.52mb
    • 提供者:pengfu
  1. flash_led

    0下载:
  2. EPM1270下的 LED闪烁程序,对初学者入门非常有帮助-LED blinking under EPM1270 procedures, entry-very helpful for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:212.03kb
    • 提供者:wangwenzhuan
  1. 200881022729529

    0下载:
  2. eda出租车计价器的实现,实现计费,路程,速度,-EDA Taximeter realization, the realization of billing, distance, speed,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:207.52kb
    • 提供者:qian
  1. i2c_slave

    0下载:
  2. i2c slave 分享給大家驗證有點issue-i2c slave to everyone to share a bit authentication issue
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:353.79kb
    • 提供者:alex
  1. high_speed_tap8_DDS

    0下载:
  2. 用verilog编写的高速8路并行dds模块,用于与高速da(1ghz或以上)接口产生任意频率正弦波,模块已经经过工程验证,用于产品中。-Verilog prepared with high-speed 8-way parallel dds modules for use with high-speed da (1ghz or above) interface have any frequency sine wave, the module has been proof for the prod
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.83kb
    • 提供者:yangyu
  1. sin.tar

    0下载:
  2. 神奇的sin波生成verilog源码,非常简单的代码无需乘法即可生成sin,cos,值得搞算法的人借鉴-Magic sin wave generated Verilog source code, the code is very simple multiplication can be generated without sin, cos, worthy people from engaging in algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.9kb
    • 提供者:yangyu
  1. VHDL-Cursor

    0下载:
  2. 针对FPGA,采用硬件描述语言VHDL实现光标移动-For FPGA, using hardware descr iption language VHDL realization cursor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:761.53kb
    • 提供者:rain
  1. VHDL_VGA_Controller

    0下载:
  2. 基于DE2板子的,采用VHDL硬件描述语言实现图形的控制-Based on the DE2 board, and the use of VHDL hardware descr iption language to achieve control of graphics
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:78.06kb
    • 提供者:rain
  1. custom_cordic

    0下载:
  2. verilog编程开发的cordic例程,计算SIN,COS功能与计算幅值角度功能可设定,运算宽度可设定,并有完善的TESTBENCH。-Verilog programming developed CORDIC routines to calculate SIN, COS function and calculating the amplitude of the perspective of function can be set, computing the width can be set,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:117.72kb
    • 提供者:yangyu
  1. NAND_Controller_and_ECC_VHDL

    0下载:
  2. 完整的控制nand读写的vhdl程序模块,包含了无缝连接的ecc校验程序,非常值得学习借鉴-NAND read and write complete control of the VHDL program modules, including the seamless connection of ecc checking procedures, very worthwhile to learn from
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:22.78kb
    • 提供者:yangyu
« 1 2 ... .16 .17 .18 .19 .20 3721.22 .23 .24 .25 .26 ... 4323 »
搜珍网 www.dssz.com