CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .12 .13 .14 .15 .16 3717.18 .19 .20 .21 .22 ... 4323 »
  1. ahb_slave_latest.tar

    0下载:
  2. In this we have APB bus slave for burst data transfer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.87kb
    • 提供者:shubham
  1. Sim_model

    1下载:
  2. this the simulation model for nand flash-this is the simulation model for nand flash
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:99.64kb
    • 提供者:shubham
  1. a7

    0下载:
  2. THIS is the file consists of verification environment for SWITCH(DUT)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:831.1kb
    • 提供者:shubham
  1. registerbank

    0下载:
  2. THIS file consists of register bank and its testbench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.01mb
    • 提供者:shubham
  1. code_lock_vhdl

    2下载:
  2. 在ISE环境下用vhdl写的一个密码锁程序。下载到xilinx 公司的 spartan6 的板子上验证过的,也有仿真代码。主要就是几个状态之间的转换,用了一个moore状态机。-In the ISE environment using vhdl to write a lock program. Downloaded to the board spartan6 xilinx' s proven, there are simulation code. Mainly the conversion
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:827.15kb
    • 提供者:高转转
  1. m_wallace_coding

    0下载:
  2. Wallace tree Multiplier
  3. 所属分类:VHDL-FPGA-Verilog

  1. ug898-vivado-embedded-design

    1下载:
  2. Vivado Design Suite User Guide 是学习Vivado 入门文档,源自xilinx,权威易懂-Vivado Design Suite User Guide 是学习Vivado 入门文档,源自xilinx,权威易懂,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-11-03
    • 文件大小:10.61mb
    • 提供者:jiluping
  1. ug940-vivado-embedded

    0下载:
  2. Vivado Design Suite Tutorial 是学习Vivado 入门文档,源自xilinx,权威易懂 -Vivado Design Suite Tutorial Learning Vivado entry documents, xilinx, authoritative and easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.95mb
    • 提供者:jiluping
  1. xapp1082-zynq-eth

    0下载:
  2. PS and PL Ethernet Performance and Jumbo Frame Support with PL Ethernet in the Zynq-7000 AP SoC 是学习Vivado 入门文档,源自xilinx,权威易懂 -PS and PL Ethernet Performance and Jumbo Frame Support with PL Ethernet in the Zynq-7000 AP SoC Learning Vivado entr
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:297.19kb
    • 提供者:jiluping
  1. Avnet_V5FXT

    0下载:
  2. Avnet_V5FXT_Development_Board_Embedded_Design 是学习FPGA嵌入式入门文档,源自xilinx,权威易懂 -Avnet_V5FXT_Development_Board_Embedded_DesignFPGA embedded learning introductory document xilinx, authoritative and easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:438.53kb
    • 提供者:jiluping
  1. Embedded_Design_HW

    0下载:
  2. Embedded_Design_HW 是学习FPGA嵌入式硬件参考程序,源自xilinx,权威易懂 -Embedded_Design_HW Learning FPGA embedded hardware reference program, xilinx, authoritative and easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:563.26kb
    • 提供者:jiluping
  1. Embedded_Design_SW

    0下载:
  2. Embedded_Design_SW与Embedded_Design_HW配套, 是学习FPGA嵌入式软件参考程序,源自xilinx,权威易懂 -Embedded_Design_SW and Embedded_Design_HW facilities, Learn FPGA embedded software reference program, xilinx, authoritative and easy to understand
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.57mb
    • 提供者:jiluping
« 1 2 ... .12 .13 .14 .15 .16 3717.18 .19 .20 .21 .22 ... 4323 »
搜珍网 www.dssz.com