CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .22 .23 .24 .25 .26 3727.28 .29 .30 .31 .32 ... 4323 »
  1. ram256x8

    0下载:
  2. 256*8存储器,采用Verilog语言编写-256*8 memory, using Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:108.54kb
    • 提供者:890921
  1. C702

    0下载:
  2. 控制HMC702的VHDL程序代码,实际使用是可以的,HMC MODE-HMC702 SPI VHDL code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:863byte
    • 提供者:李泽
  1. systemc

    0下载:
  2. 用新兴的硬件描述语言SYSTEMC编写的一个ALU功能单元-SYSTEMC programme
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.44kb
    • 提供者:祝润
  1. ME

    0下载:
  2. the motion vector of the individual frame is estimated by using the cross search estimation algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1012byte
    • 提供者:suriya
  1. aman

    0下载:
  2. Clock registive register
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-07
    • 文件大小:1.15mb
    • 提供者:Sid
  1. wave_generator

    0下载:
  2. 一个简单的函数信号发生器工程源代码,可以产生方波,锯齿波,三角波,正弦波等基本信号,频率可调-A simple function generator project source code, you can generate a square wave, sawtooth, triangle, sine and other basic signal, adjustable frequency
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:616.26kb
    • 提供者:范特
  1. day3lab

    0下载:
  2. I have uploaded some program file of basic circuits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:277.5kb
    • 提供者:suneet
  1. iicaUVM

    0下载:
  2. I2C硬件描述语言代码、验证环境以及说明文档,已通过验证-I2C hardware descr iption language code, documentation and verification environment, which has been verified
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:169.22kb
    • 提供者:hedongming
  1. uart_ip

    0下载:
  2. UART硬件描述语言代码,经过验证可用,符合spec协议-UART hardware descr iption language code, proven available, in line with the protocol spec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:9.63kb
    • 提供者:hedongming
  1. FPGA-Vrilog

    0下载:
  2. 我们课程设计的代码,课设内容是基于FPGA的时间测量和AD模数转换。该代码是用Verilog语言编写的。-Our curriculum design code, class-based content is FPGA-based time measurement and AD analog to digital conversion. The code is written in Verilog language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.48kb
    • 提供者:Mia
  1. LCD

    0下载:
  2. LCD的循环输出,在Quartus二的环境下进行开发,DE2-70的开发板,用VHDL语言编写-LCD de xúnhuán shūchū, zài Quartus èr de huánjìng xià jìnxíng kāifā,DE2-70 de kāifā bǎn, yòng VHDL yǔyán biānxiě
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:612.84kb
    • 提供者:王鲁苏
  1. vga_controller

    0下载:
  2. vga controller (640x480) Spartan3E FPGA board
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:32.03kb
    • 提供者:katerina
« 1 2 ... .22 .23 .24 .25 .26 3727.28 .29 .30 .31 .32 ... 4323 »
搜珍网 www.dssz.com