CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .75 .76 .77 .78 .79 2680.81 .82 .83 .84 .85 ... 4323 »
  1. 8b10b_encdec_latest.tar

    0下载:
  2. 此文件为8b10b编码的测试程序,可以直接进行仿真。其中包括编码,解码的完整代码。-This file 8b10b encoding test program can be directly simulated. Including encoding, decoding the complete code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:131.74kb
    • 提供者:党领茹
  1. tcpudp

    0下载:
  2. 在niosii环境下,通过建立SPI核来驱动以太网控制器enc28j60,并通过嵌入tcp/ip协议来实现网口通信。-Niosii environment, through the establishment of the SPI core to drive the Ethernet controller enc28j60 embedded tcp/ip protocol to the network port communications.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:32.98kb
    • 提供者:胡思兵
  1. 7_ren_biao_jue_qi

    0下载:
  2. 用vhdl,设计的一个七人表决器,当赞成人数大于等于四时显示表决通过,同时分别将投票中赞成的人数和反对的人数在数码管上显示出来-VHDL design of a seven-vote in favor of the number of greater than or equal to four o' clock, the vote at the same time, respectively, displayed the number of people vote in favor of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:441.04kb
    • 提供者:sam
  1. NIOS_II

    0下载:
  2. NIOS II 开发常见问题,常见的错误提示和解决办法 下载时出现错误-NIOS II development of the frequently asked questions, common errors and solutions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:14.37kb
    • 提供者:sam
  1. ping_pong_game

    0下载:
  2. 利用DaltaSigma DAC原理,输出到示波器XY通道,显示亮点作图,实现乒乓球的游戏效果。-with the Using of DaltaSigma DAC principle, the output to the oscilloscope XY channel to display the bright spot mapping table tennis game.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-29
    • 文件大小:11.19mb
    • 提供者:
  1. scope_VGA

    0下载:
  2. 利用IIC接口的4路 ADC max1037,采集思路信号,通过在FPGA内部的构建DeltaSigma DAC软核,在VGA液晶显示屏上显示波形。 -IIC interface 4-way ADC max1037, collecting ideas signal the FPGA internal build DeltaSigma DAC soft-core VGA LCD display waveforms.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.76mb
    • 提供者:
  1. dlx_verilog

    0下载:
  2. 使用verilog语音开发的dlx精简指令系统,简单的功能实现,适合初学者学习。-The use the verilog voice development of the dlx Reduced Instruction Set, simple functions, suitable for beginners to learn.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:9.55kb
    • 提供者:kean
  1. sdram_control

    0下载:
  2. sdram控制,完整的sdram读写控制代码,操作简明易懂。带模拟输入,可- sdram control.write and read
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-26
    • 文件大小:8.99mb
    • 提供者:刘向阳
  1. ss

    0下载:
  2. verilog语言编写的基于M序列的编解码设计-verilog language design M-sequence-based codec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:17.36kb
    • 提供者:宋锴
  1. systolic--matrix-inversion

    0下载:
  2. DSP算法架构及设计,内容为基于systolic的上三角矩阵求逆电路的实现,里面有详尽的MATLAB/SIMULINK 仿真模型,及HDL代码和在modelsim中的仿真程序,非常不错的。-Architecture and design of DSP algorithms, based on systolic upper triangular matrix inverse circuit to achieve detailed MATLAB/SIMULINK model and the HDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.32mb
    • 提供者:
  1. signal_generator

    0下载:
  2. 信号发生器 可以通过该程序产生对应的波形 用Verilog语言编写实现 希望能对大家有帮助-The signal generator can generate through the program corresponding to the waveform using the Verilog language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:419.09kb
    • 提供者:于梦磊
  1. FPGA

    0下载:
  2. FPGA的手册,其中包括430,ds001的功能模块介绍等等。-FPGA manual, including the 430, ds001 the function module is introduced, and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.48mb
    • 提供者:谢文华
« 1 2 ... .75 .76 .77 .78 .79 2680.81 .82 .83 .84 .85 ... 4323 »
搜珍网 www.dssz.com