CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 2675.76 .77 .78 .79 .80 ... 4323 »
  1. 00.SW_LED_Nexys3

    0下载:
  2. 内容是关于FPGA的VHDL和verilog的程序,都是基于硬件项目的小程序-Program on the FPGA VHDL and Verilog, are based on a hardware project procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:235.08kb
    • 提供者:唯夕
  1. 01.BTN_LED_Nexys3

    0下载:
  2. 内容是关于FPGA的verilog和VHDL的程序,都是基于硬件项目的小程序-Program on the FPGA VHDL and Verilog, are based on a hardware project procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:238.37kb
    • 提供者:唯夕
  1. 02.7Seg_Nexys3

    0下载:
  2. 内容是基于FPGA的VHDL和verilog程序的编写,有助于初学者的学习-The content is based on the FPGA VHDL and Verilog program written to help beginners learning
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:752.04kb
    • 提供者:唯夕
  1. sin

    0下载:
  2. 利用fpga实现低频率(100khz以下)的正弦信号发生,另外可以改频率。非常方便-The use of the fpga achieve low frequency (100khz below) sinusoidal signal, the other can change the frequency. Very convenient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-15
    • 文件大小:3.42mb
    • 提供者:阮志强
  1. dotmatrix_8x16-VHDL

    0下载:
  2. Drive a 8x16 Dotmatrix LED Display By CPLD or FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:891byte
    • 提供者:rahmani
  1. sdr-sdram-controller-source-code

    0下载:
  2. altera 公司sdr sdram 控制器源码,是VHDL的,大家选择下载-The altera sdr sdram controller source, the VHDL, we choose to download
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:15.86kb
    • 提供者:梦殇
  1. VGA_CCD531

    0下载:
  2. 本文围绕一个包含Nios II软核处理器的可编程片上系统展开数码相机的样机设计。论文首先对样机所要达到的整体功能进行了规划,接下来并行开展了软硬件设计。在硬件方面,充分利用了所使用平台提供的SD卡插槽、键盘、数码管、SRAM等各种硬件资源,并用Verilog HDL硬件描述语言设计了样机系统所需要的VGA接口控制器、CMOS图像传感器接口控制器以及VGA显示存储器;在软件方面,本文基于Nios II软核处理器用C语言实现了SD卡的驱动、FAT文件系统的移植、VGA显视器的驱动以及BMP图片文件的
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-02
    • 文件大小:14.38mb
    • 提供者:
  1. hill

    0下载:
  2. 本文介绍基于NiosII系统的家庭健康专家的设计。该设备定位于医疗保健领域内的家用电子产品,为家庭各个成员提供健康测量、健康教育、科学锻炼与数据综合等功能。设备采用了uC/OSII实时操作系统,可灵活的自定义外设,实现了大容量的数据存储,友好的用户界面和可靠的系统控制。-This article describes the design based on NiosII system of family health experts. The positioning of the device i
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.87mb
    • 提供者:
  1. 011-clk_div_pro

    0下载:
  2. verilog写的一个分频器,利用控制字累加方式,经测试可用-verilog to write a crossover, the control word can be used incrementally, tested
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.23mb
    • 提供者:Lawrence
  1. 012-fre_tst

    0下载:
  2. verilog写的频率计,利用在一周期内计数方式,测试可用,500KHZ以上误差大-verilog to write the frequency meter, the test can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-22
    • 文件大小:6.75mb
    • 提供者:Lawrence
  1. clock_counter

    0下载:
  2. 数字时钟,可以调时,整点可以鸣叫,功能齐全,代码简洁。-Digital clock, you can tune the whole point of call and full-featured, simple code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:780.59kb
    • 提供者:fireflying1
  1. lcd1

    0下载:
  2. vhdl写的fpga控制12864液晶程序,经测试可用-vhdl write the fpga control 12864 procedures, the test can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:228.14kb
    • 提供者:Lawrence
« 1 2 ... .70 .71 .72 .73 .74 2675.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com