CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .63 .64 .65 .66 .67 2868.69 .70 .71 .72 .73 ... 4323 »
  1. PWM_LED

    0下载:
  2. 该程序利用ISE软件实现了FPGA控制的PWM波形的发出,给了一个简单的算法,频率可调-The program utilizes the ISE software FPGA to control the issue of PWM waveform, and gave a simple algorithm, frequency adjustable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:348.18kb
    • 提供者:liguohui
  1. Synplify

    0下载:
  2. Synplify快速入门的内部资料,是学习Synplify的好资料-The Synplify s QuickStart internal information, is learning the Synplify good information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:98.05kb
    • 提供者:liguohui
  1. preambledeassemble

    0下载:
  2. its useful for dissembler data from continuous stream of transmitter data stream
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:1.38kb
    • 提供者:kishan patel
  1. Chzc

    0下载:
  2. 本程序用FPGA的实现出租车计费系统,用七段数码显示管显示费用。-The program with FPGA taxi billing system cost segment digital display tube display.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-14
    • 文件大小:4.01mb
    • 提供者:张志强
  1. cos-fangshengqi

    0下载:
  2. 正弦波发生器的产生,让你有VHDL设计一个正弦波发生器-The generation of the sine wave generator, VHDL design of a sine wave generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:552.04kb
    • 提供者:马金柱
  1. io_uart

    0下载:
  2. verilog设计的32位IO口扫描后通过串口发送到计算机-Verilog design of 32 bit IO export after scanning through the serial port to the computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:
    • 文件大小:2.02kb
    • 提供者:朱林
  1. FPGA-DDS

    0下载:
  2. 基于FPGA的DDS实现QuartusII工程和论文-Based on the FPGA DDS QuartusII project and paper
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-11
    • 文件大小:4.84mb
    • 提供者:左向利
  1. 1602lcdclock

    0下载:
  2. 使用vhdl语言在fpga平台上制作lcd电子钟,对于初学者,是一段很好的参考代码-Using VHDL language in fpga platform production LCD electronic clock, for beginners, is a very good reference code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:1.91kb
    • 提供者:杜彬
  1. lcd_phoneNumber

    0下载:
  2. 使用VHDL语言实现lcd滚动显示电话号码的功能,对于初学VHDL语言与FPGA的工程师无疑是一个很好的入门代码!-Using VHDL language to realize LCD rolling display telephone number function, for beginners VHDL language and FPGA engineer is undoubtedly a good introduction to code!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:1.02kb
    • 提供者:杜彬
  1. sp3e_fifo

    0下载:
  2. xilinx spartan3e fifo读写测试工程 仿真通过。全套工程。-xilinx spartan3e fifo read and write test engineering simulation through.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-25
    • 文件大小:653.39kb
    • 提供者:zzy
  1. filter

    0下载:
  2. 在DE2-70上运行的程序,程序是一个低通滤波器,滤波器用VHDL语言实现,已经过验证,可以放心使用。-DE2-70 to run the program, the program is a low-pass filter, the filter using VHDL, has been verified and is safe to use.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:40.97kb
    • 提供者:王骁蒙
  1. FPGA-FFT-design

    1下载:
  2. FPGA 实现高速 FFT 处理器的设计 介绍了采用 Xilinx 公司的 Virtex- II 系列 FPGA 设计高速 FFT 处理器的实现方法及技巧。-FPGA design to achieve high-speed FFT processor implementation methods and techniques in the design of high-speed FFT processor using Xilinx Virtex-II FPGA family.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:195.09kb
    • 提供者:沧海一粟
« 1 2 ... .63 .64 .65 .66 .67 2868.69 .70 .71 .72 .73 ... 4323 »
搜珍网 www.dssz.com