CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 2873.74 .75 .76 .77 .78 ... 4323 »
  1. coder3_8

    0下载:
  2. 3/8译码器    译码输入:A、B、C,输入信号:EN;EN输入信号正常时为高电平,当EN为低电平时,无论A、B、C输入信号为何值,输出Y0…Y7均为高电平“1”。    电路逻辑功能实现后,可将该逻辑功能下载到FPGA中。注意选择:输入信号线4根、输出线8根(接发光二极管指示灯);测试时根据输入信号的变化观察输出信号的改变。-3/8 decoder decodes input: A, B, and C, the input signal: EN en normal input si
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:39.42kb
    • 提供者:文鸿捷
  1. coder_83

    0下载:
  2. 8/3 优先编码器    输入信号:使用按键1、2、3、4、5、6、7、8。    按键1、2、3、4、5、6、7、8连接:PIO 0—PIO 7;(引脚号为:8、9、10、12、13、17、18、19)    使能信号:可设可不设,这里笔者不设置。    输出信号:数码管8。-8/3 priority encoder input signal: use keys 1, 2, 3, 4, 5, 6, 7, 8. Key 1,2,3,4,5,6,7,8 links: PIO 0-P
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:31.76kb
    • 提供者:文鸿捷
  1. seg7

    0下载:
  2. 七段译码器  
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:35.85kb
    • 提供者:文鸿捷
  1. mux4_1

    0下载:
  2.  
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-04
    • 文件大小:40.18kb
    • 提供者:文鸿捷
  1. UART

    0下载:
  2. 本人觉得还不错的vhdl写的UART程序,验证过。-I feel pretty good vhdl write UART program verified.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:15.54kb
    • 提供者:wangjianyuan
  1. spi_test

    0下载:
  2. FPGA的spi程序,可完全模拟出spi核,而且通用性好,无BUG-Spi procedures of the FPGA can be completely simulated the spi nuclear, and versatility, no BUG
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.4kb
    • 提供者:胡光耀
  1. 8bit-computer

    0下载:
  2. 该文件夹是全套8位单片机的主要核心部分的仿真后的原始代码,能正常使用-The folder is the original code, can be used normally after the simulation of the core part of a full set of 8-bit microcontrollers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:6.23kb
    • 提供者:pxxiu
  1. tesetbenchram

    0下载:
  2. 本资料适合于初学者使用, 主要举例了测试代码的范例,以及正确的测试代码-The data is suitable for beginners to use, the main example test code examples, as well as the correct test code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-08
    • 文件大小:1.26kb
    • 提供者:pxxiu
  1. LED

    0下载:
  2. 按键计数,数码管显示按键次数并且LED随按键取反-LED and Counter Display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.55mb
    • 提供者:bosco
  1. Verilog-Serial-communication

    0下载:
  2. Verilog在DE2实现串口通信,通过上位机给DE2发送数据,并反馈给上位机-Verilog serial communication in the DE2 DE2 send data through the host computer, and feedback to the host computer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-16
    • 文件大小:34.4kb
    • 提供者:Mr.wang
  1. IfFPGAdsp

    0下载:
  2. 数字信号处理的FPGA实现,中文版的,绝对的好资料啊-FPGA implementation of digital signal processing, the Chinese version of the absolute good information! !
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:6.74mb
    • 提供者:Mr.wang
  1. divider

    0下载:
  2. 除法器,经过验证,性能优良,值得下载,应该是定点除法的-divider,it is verified and good performance
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-10
    • 文件大小:5.91kb
    • 提供者:陈毅
« 1 2 ... .68 .69 .70 .71 .72 2873.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com