CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .69 .70 .71 .72 .73 2874.75 .76 .77 .78 .79 ... 4323 »
  1. music

    0下载:
  2. 用verilog完成的八音盒,能够播放音乐,是一个不错的小玩具,对新手学习有用-Used the verilog to complete the music box, be able to play music, it is a nice little toy for the novice learn useful
  3. 所属分类:VHDL编程

    • 发布日期:2013-04-23
    • 文件大小:2.1mb
    • 提供者:minrui
  1. test-pwm

    0下载:
  2. FPGA 生成PMW波及其测试程序 使用modelsim se版本10.0测试可用-The FPGA generates the PMW wave and its test program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-08
    • 文件大小:3.08mb
    • 提供者:曹晶晶
  1. VGA

    0下载:
  2. 这是我自己做的一个FPGA控制VGA,800*600*60,用的是20Mhz倍频到40MHz做的-This is a FPGA project using for VGA control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:3.47mb
    • 提供者:bosco
  1. ps2_lcd

    0下载:
  2. 此代码能够使得键盘控制液晶,实时的进行书写,按下Backspace清屏-This code enables the keyboard to control the LCD, in real-time writing, press Backspace clear the screen
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:3.08mb
    • 提供者:边茂宣
  1. 10bitADS

    0下载:
  2. 此VHDL程序是实现与单片机通讯,实现用单片机8个IO口控制FPGA做AD转换,且AD转换芯片是10bit,作高速AD转换。-This VHDL program is to achieve single-chip communication, control FPGA using a single-chip 8 IO port AD converter AD converter chip is a 10bit, for high-speed AD converter.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:1.24mb
    • 提供者:wang xian
  1. mealy

    0下载:
  2. 此代码能够运用状态机的思想实现mealy型的时序逻辑电路-This code can use state machine thought realize mealy type of sequential logic circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.85mb
    • 提供者:边茂宣
  1. moore

    0下载:
  2. 此代码利用状态机的思想实现moore型的时序逻辑电路。-This code using state machine thought realize Moore type of sequential logic circuit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-28
    • 文件大小:1.48mb
    • 提供者:边茂宣
  1. dtsmg

    0下载:
  2. 此代码运用的verilog语言实现对于动态数码管的编写,在动态数码管上显示0~7这几个数字。-This code using the verilog language realization for dynamic digital tube compiling, and in dynamic digital tube display 0 ~ 7 this a few Numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:2.12mb
    • 提供者:边茂宣
  1. ymq_38

    0下载:
  2. 此代码运用verilog语言实现38译码器,在led来显示结果。-This code use verilog language realization and decoder, in led to display the results.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:2.17mb
    • 提供者:边茂宣
  1. code

    0下载:
  2. 32bits流水线加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits pipelined adder verilog language, xilinx chip run through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-07
    • 文件大小:933byte
    • 提供者:许阳
  1. daima

    0下载:
  2. 32bits进位选择加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits carry select adder verilog language, xilinx chip run through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:1.35kb
    • 提供者:许阳
  1. daima

    0下载:
  2. 32bits提前进位加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits advance carry adder verilog language, xilinx chip run through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:42.68kb
    • 提供者:许阳
« 1 2 ... .69 .70 .71 .72 .73 2874.75 .76 .77 .78 .79 ... 4323 »
搜珍网 www.dssz.com