CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .70 .71 .72 .73 .74 2875.76 .77 .78 .79 .80 ... 4323 »
  1. code

    0下载:
  2. 32bits补码加法器,verilog语言的,xilinx公司芯片上运行通过-The 32bits complement adder verilog language, xilinx chip run through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-05
    • 文件大小:984byte
    • 提供者:许阳
  1. Matrix_Keyboard

    0下载:
  2. Verilog编写的4x4矩阵键盘扫描代码,可用QurtursII直接打开工程。具体实现的功能为按下按键,数码管可相应显示0、1、...E、F-Verilog prepared 4x4 matrix keyboard scan code and it s directly available in QurtursII . The concrete realization of the function: key is pressed, the digital tube to the corres
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:252.51kb
    • 提供者:wicoboy
  1. Pll_prj

    0下载:
  2. FPGA中PLL模块的测试代码,代码通过例化一个PLL将25MHz系统时钟倍频到50MHz,然后通过两个不同频率时钟控制两个LED灯闪烁,通过闪烁频率可用观察PLL倍频效果-The FPGA PLL module test code, the code by instantiating a PLL to 25MHz system clock frequency doubling to 50MHz, and then by two different frequency clock control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:141.84kb
    • 提供者:wicoboy
  1. sick_room_call

    0下载:
  2. 数字电路课程设计题目:病房呼叫系统的FPGA实现。实现了题目要求:支持呼叫记忆功能,有呼叫优先级,护士值班室可给予病房呼叫响应信号。-Digital Circuit Design Title: FPGA implementation of the ward call system. The subject of the request: support call memory function, call priority, nurse duty room can give the ward c
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:484.88kb
    • 提供者:wicoboy
  1. SinPout

    0下载:
  2. FPGA设计中涉及到的速度与面积互换技巧,本工程的代码用Verilog编写,实现功能串行输入并行输出-It comes to speed and area interchangeable FPGA design skills, the project code written in Verilog function serial input parallel output
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-03
    • 文件大小:232.03kb
    • 提供者:wicoboy
  1. Snatch

    0下载:
  2. 数字电路课程设计题目:抢答器。实现功能:主持人按下开始后才能抢答,否则犯规;一旦有人抢答,其它选手的抢答即被屏蔽;根据回答结果可进行得分加减并可显示到数码管上。-Digital Circuit Design Title: Responder. Function: Moderator press after the start of Responder, or foul once someone answer in other players Responder shall be shielde
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:1.09mb
    • 提供者:wicoboy
  1. 100vhdl

    0下载:
  2. 经典的FPGA例子,适合于初学者使用,包含大量的实例。- classic examples of FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:303.66kb
    • 提供者:wangxin
  1. verilog

    0下载:
  2. 全数字锁相环的verilog源代码,用于FPGA开发全数字锁相环-DPLL verilog source code for FPGA development DPLL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:1.21kb
    • 提供者:wangxin
  1. 1

    0下载:
  2. 2选1 Verilog 语言的编程 环境是Quartus II 6.0 -2 choose 1 Verilog language programming environment is Quartus II 6
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:127.94kb
    • 提供者:周波
  1. EXP6

    0下载:
  2. 基于Verilog 的实现秒表的程序 先要安装Quartus II 6.0 可用看到时序仿真-To achieve a stopwatch program Verilog to install Quartus II 6 can be used to see the timing simulation based on
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:210.11kb
    • 提供者:周波
  1. seven-segment-LED-display

    0下载:
  2. VHDL实验:七段LED显示电路设计。VHDL语言编写-VHDL experiment: seven-segment LED display circuit design. VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-10
    • 文件大小:173.98kb
    • 提供者:奚传立
  1. EP3C16_Nios_TCS320

    0下载:
  2. 基于EP3C16的颜色传感器TCS320 Nios实验,程序运行后TCS320将会在OUT管脚 输出占空比为50 的方波信号。-A experiment about color sensor TCS320 based on FPGA(EP3C16)。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:19.27mb
    • 提供者:苏城
« 1 2 ... .70 .71 .72 .73 .74 2875.76 .77 .78 .79 .80 ... 4323 »
搜珍网 www.dssz.com