CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 2938.39 .40 .41 .42 .43 ... 4323 »
  1. 7.1_ImageSmooth

    0下载:
  2. 基于SystemGenerator的图像平滑处理工程,成功在XilinxFPGA上验证。-The image smoothing based on SystemGenerator the treatment works successfully on the XilinxFPGA verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:1.27mb
    • 提供者:Justin Bieber
  1. 7.2_MidFilter

    0下载:
  2. 基于SystemGenerator的图像中值滤波工程,成功在XilinxFPGA上验证。-Based on SystemGenerator the image median filtering works successfully on the XilinxFPGA verification.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:116.91kb
    • 提供者:Justin Bieber
  1. 7.3_ImageSharp

    0下载:
  2. 基于SystemGenerator的图像锐化工程,成功在XilinxFPGA上实现。-The image sharpening works based SystemGenerator success on the XilinxFPGA.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-23
    • 文件大小:1.24mb
    • 提供者:Justin Bieber
  1. ImageEdgeDetec

    0下载:
  2. 基于SystemGenerator的图像边缘检测,分别有三种检测模式Sobel,Laplace以及Gauss—Laplace算子方式。成功在XilinxFPGA上验证,附带网表。-Three detection modes Sobel, Laplace and Gauss-Laplace operator image edge detection based on SystemGenerator. Success in XilinxFPGA verify with netlist.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-20
    • 文件大小:4.64mb
    • 提供者:Justin Bieber
  1. ImageDivision

    0下载:
  2. 基于SystemGenerator的图像分割,成功在XilinxFPGA上验证,附带网表。-Based on the image segmentation SystemGenerator, success on the XilinxFPGA verified with the netlist.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-19
    • 文件大小:3.84mb
    • 提供者:Justin Bieber
  1. NCO_Test

    0下载:
  2. 代码是对通信中的NCO模块的仿真,基于QUARTUSII9.0软件,代码编译成功,并且功能仿真已经实现-Code NCO module communication the simulation, based QUARTUSII9.0 software, code compiled successfully, and the functional simulation has been achieved
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:1.45mb
    • 提供者:二妮子
  1. yuyin_jiami

    0下载:
  2. 基于quarusII仿真软件,进行模块化设计,设计达到的目的是对进来的语音信号进行加密处理-Based on quarusII simulation software, modular design, designed to meet the incoming voice signal is encrypted
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-01
    • 文件大小:6.26mb
    • 提供者:二妮子
  1. sin_10k

    0下载:
  2. 基于FPGA的利用rom进行查询的方式生成一个频率为10KHZ的sin信号,编译成功,并实现功能仿真。-Query based on the the FPGA use of rom generate a frequency of 10 kHz sin signal, compiled successfully and to achieve functional simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:713.96kb
    • 提供者:二妮子
  1. fir

    0下载:
  2. 基于FPGA的低通滤波器的设计,仿真环境是QuartusII9.0。对信号进行低通滤波,编程成功。希望对大家有所帮助-FPGA-based low-pass filter design, the simulation environment QuartusII9.0. The signal is low-pass filtering, the programming was successful. We hope to help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-13
    • 文件大小:334.94kb
    • 提供者:二妮子
  1. decoder3_8

    0下载:
  2. 燕山大学VHDL课程设计,3-8译码器简单代码。-Yanshan University VHDL curriculum design, 3-8 decoder simple code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:132.25kb
    • 提供者:hanmin
  1. jiaotongden

    0下载:
  2. 燕山大学通信工程VHDL课程设计,简易交通灯编程代码。-Communication Engineering, Yanshan University VHDL curriculum design, simple traffic light programming code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:196.61kb
    • 提供者:hanmin
  1. step-machine

    0下载:
  2. fpga课程设计中的步进电机简易编程代码,VHDL语言。-FPGA curriculum design stepper motor simple programming code, VHDL language.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-12
    • 文件大小:117.95kb
    • 提供者:hanmin
« 1 2 ... .33 .34 .35 .36 .37 2938.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com