CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .33 .34 .35 .36 .37 2938.39 .40 .41 .42 .43 ... 4323 »
  1. floatadder

    0下载:
  2. 浮点数的加法,基于vhdl语言实现,在电机控制中经常使用-Floating point addition, based on vhdl language, often used in motor control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.1kb
    • 提供者:刘业超
  1. floatmultiplierVHDL

    1下载:
  2. 32为浮点数乘法的vhdl源代码,嵌入式系统中有可能会用到,基于fpga硬件实现-32 for the floating point multiplication vhdl source code, embedded systems may be used, based on fpga hardware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.31kb
    • 提供者:刘业超
  1. 20044934

    0下载:
  2. 直流电机的pwm驱动程序,可以实现最简单的无刷电机驱动-DC motor driver pwm, can achieve the most simple brushless motor drive
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:189.48kb
    • 提供者:刘业超
  1. PIDVHDL

    0下载:
  2. 利用vhdl语言实现的pid控制代码,可以应用于需要硬件实现的底层控制中,比如电机控制-Using vhdl language of the pid control code can be applied to the underlying need to control hardware, such as motor control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:3.35kb
    • 提供者:刘业超
  1. Cordic

    3下载:
  2. cordic算法ip核,国外网站搞到的,可以应用于电机控制,快速数值计算,基于FPGA硬件实现-cordic ip core,just enjoy
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:235.76kb
    • 提供者:刘业超
  1. RAM

    0下载:
  2. Ram with 8 bits implemented in vhdl verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.72kb
    • 提供者:guilherme
  1. sopc

    0下载:
  2. 基于FPGA的SD卡音频播放器 经过调试可以直接用,音质很好有MP3的所有功能-FPGA-based audio player, SD card can be directly used after debugging, good sound quality with all the features of MP3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-13
    • 文件大小:3.32mb
    • 提供者:JHON
  1. DU

    0下载:
  2. Register Module with 8 bits at vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.45kb
    • 提供者:guilherme
  1. CU

    0下载:
  2. Unit Control with 8 bits at vhdl verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.31kb
    • 提供者:guilherme
  1. CPU

    0下载:
  2. Cpu with 8 bits in VHDL verilog Code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:1.86kb
    • 提供者:guilherme
  1. counterN

    0下载:
  2. A Simple Register Counter in verilog Code with 8 bits
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.56kb
    • 提供者:guilherme
  1. aluN

    0下载:
  2. One simple Alu with 8 bits in verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.08kb
    • 提供者:guilherme
« 1 2 ... .33 .34 .35 .36 .37 2938.39 .40 .41 .42 .43 ... 4323 »
搜珍网 www.dssz.com