CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 2941.42 .43 .44 .45 .46 ... 4323 »
  1. VGA

    0下载:
  2. 基于FPGA,QUARTUSS||开发环境下的简单图像显示控制-Based on FPGA, QUARTUSS | | development environment simple image display control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:602.21kb
    • 提供者:sujiebin
  1. zidongpinlv

    0下载:
  2. 4位自动换挡数字频率计设计 1、 由一个4位十进制数码管(含小数点)显示结果; 2、 测量范围为1Hz~9999KHz; 3、 能自动根据7位十进制的结果,自动选择有效数据的高4位进行动态显示(即量程自动转换),小数点表示是千位,即KHz; 4、 为检测设计正确与否,应将时钟通过PLL和手控分频器产生宽范围的多个频率来测试自动换档频率计功能。 -4 automatic transmission design a digital frequency meter, by a 4
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:346.27kb
    • 提供者:李伦特
  1. sobel

    0下载:
  2. verilog sobel FPGA edge detection-Adopted verilog language realizes sobel edge detection in image processing algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-04-21
    • 文件大小:10kb
    • 提供者:wkd
  1. FIRforVHDL

    0下载:
  2. 17阶的简易低通滤波(FIR),用quartusII 实现(含实验报告)-17 Order of the simple low-pass filter (FIR), with quartusII implementation (including test report)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:194.64kb
    • 提供者:kevinlyject
  1. Stepper_Motor_Controller_Using_LDR

    0下载:
  2. Controlling Speed of Stepper motor using LDR spartan 3E kit
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.94mb
    • 提供者:Deepak Singh
  1. 8bitRISCCPU

    0下载:
  2. 该文件是8位CPU设计硬件描述语言,对于初学者来说可以作为参考-The file is 8-bit CPU design hardware descr iption language can be used as reference for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:813.86kb
    • 提供者:xiaoma
  1. VHDL

    0下载:
  2. 《EDA技术与VHDL》(第2版)课件,介绍VHDL的详细资料-EDA technology and VHDL" (version 2) courseware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.21mb
    • 提供者:123
  1. SOPC

    0下载:
  2. SOPC快速入门视频.有关于SOPC的相关内容-SOPC Quick Start Video
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-22
    • 文件大小:41.54mb
    • 提供者:123
  1. Uart

    0下载:
  2. 用Verilog编写的实现UART接口的源程序-Prepared with the Verilog source code to achieve UART interface
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.96kb
    • 提供者:孙敬峰
  1. Huffman

    0下载:
  2. 用VHDL编写的huffman编码的源程序-With the VHDL source code written in huffman coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:9.62kb
    • 提供者:孙敬峰
  1. 8bitadder

    0下载:
  2. 串行8位加法器工程,已编译成功.标准代码VHDL语言-Serial 8-bit adder works have been compiled successfully
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:296.48kb
    • 提供者:gaomeng
  1. crc

    0下载:
  2. CRC用来对所输入的序列进行检测 看是不是有错误-CRC is use to detect whether the line right or wrong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:3.97mb
    • 提供者:王良俊
« 1 2 ... .36 .37 .38 .39 .40 2941.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭