CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .32 .33 .34 .35 .36 2937.38 .39 .40 .41 .42 ... 4323 »
  1. arm9verilog

    0下载:
  2. AMBA AHB verilog Source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:191.21kb
    • 提供者:Frank Chen
  1. LEDtest

    0下载:
  2. vhdl 实现fpga 闪灯控制 流水线闪灯 还用signalTAP进行检测,给初学者参考-vhdl fpga flash control lines to achieve flash is also used signalTAP testing, to advanced users
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:786.61kb
    • 提供者:adam
  1. rs232

    0下载:
  2. 用vhdl实现fpga串口通信 包含 波特率生成 发送模块 接收模块 过采样 signaltap使用-Vhdl fpga serial communication with the realization of sending module contains the baud rate generation receiver module using oversampling signaltap
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:2.17mb
    • 提供者:adam
  1. vhdl5

    0下载:
  2. 利用IP core完成2X16字符液晶屏的访问。通过写命令来控制将数据写到哪一行;通过写数据,将数据输出在液晶屏上显示。-Using IP core to complete 2X16 character LCD screen access. By writing the command to control where the data write line by writing the data, output data displayed on the LCD screen.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:24.5kb
    • 提供者:王记存
  1. vhdl3

    0下载:
  2. CAT1025是基于微控制器系统的存储器和电源监控的完全解决方案。它们利用低功耗CMOS技术将2kbit的串行EEPROM存储器和带掉电保护的系统电源监控电路集成在一起。存储器采用400kHz的I2C总线接口。我们将数据通过I2C总线的写操作送到EEPROM里面,然后,再通过I2C总线的读操作将其读出。-CAT1025 is based on the micro-controller system memory and power monitoring of complete solution.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:20.5kb
    • 提供者:王记存
  1. vhdl

    0下载:
  2. 实验箱的蜂鸣器是交流蜂鸣器,在BZSP输入一定频率的脉冲时,蜂鸣器蜂鸣,改变输入频率可以改变蜂鸣器的响声。因此可以利用一个PWM来控制BZSP,通过改变PWM的频率来得到不同的声响,以此来播放音乐。-Experiment Box AC buzzer buzzer is in BZSP certain frequency pulse input, the buzzer beeps to change the input frequency can change the sound of the b
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:21.5kb
    • 提供者:王记存
  1. fir_lpf

    0下载:
  2. 在FPFA上实现低通滤波,使用VERILOG编写-In FPFA to achieve low-pass filter, using VERILOG write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:987byte
    • 提供者:周志伟
  1. KD-CPU

    1下载:
  2. 计算机原理课程设计给予Verilog做的课题,丰富的指令支持,LOOP,TRAP、以及子程序调用等-Principles of curriculum design to do the computer issues a rich instruction support, LOOP, TRAP, and subroutine calls, etc.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2015-08-02
    • 文件大小:492kb
    • 提供者:张鸿云
  1. pictureviewer

    0下载:
  2. picture_viewer图片浏览器,可在LCD上显示存储在SD卡根目录:/image目录下的JPEG图片,图片格式只允许是JPEG,图片大小可以任意,如果超过800*480图片解码可能会比较慢。-picture_viewer
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.5mb
    • 提供者:SkySeraph
  1. noise

    1下载:
  2. 基于FPGA的噪声产生电路,用MATLAB设计噪声仿真程序,产生仿真数据的方法。并利用FPGA模拟信号。其中有详尽的matlab仿真程序,FPGA仿真结果以及总的设计报告。-Noise generating circuit based on FPGA, using MATLAB simulation program designed noise, resulting simulation data. Analog signal using the FPGA. Which detailed mat
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-08
    • 文件大小:1.22mb
    • 提供者:hp
  1. key

    0下载:
  2. 用vhdl语言实现des编码中的密钥产生 是des编码中重要的一部分-Des code using vhdl language in the key generation is an important part des coding
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.49kb
    • 提供者:guosai
  1. duoxiang

    1下载:
  2. 多相滤波器的FPGA实现结构,基于QuartusII8.1实现-Polyphase filter FPGA implementation structure to achieve based on QuartusII8.1
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.67mb
    • 提供者:hp
« 1 2 ... .32 .33 .34 .35 .36 2937.38 .39 .40 .41 .42 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭