CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .35 .36 .37 .38 .39 2940.41 .42 .43 .44 .45 ... 4323 »
  1. bingzhuanchuan

    0下载:
  2. 串行转并行算法,自己编写,已经运行成功,算法简单易懂。-Serial to parallel algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-29
    • 文件大小:350.95kb
    • 提供者:王萌
  1. ATTEN_CPLD_INIT

    0下载:
  2. 串行转并行,复位,并行转串行,通道选择,衰减信号,所有代码在一起-Serial to parallel, reset, parallel-to-serial channel selection, signal attenuation, all the code together
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-15
    • 文件大小:8.01mb
    • 提供者:王萌
  1. shuaijian_FINAL

    0下载:
  2. 一种基于计算机硬件的verilog程序,主要针对衰减信号,AD5543系列的芯片-A computer-based hardware Verilog procedures, mainly for signal attenuation, AD5543 chip
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-02
    • 文件大小:252.02kb
    • 提供者:王萌
  1. fuwei

    0下载:
  2. 复位算法,在不同芯片中,拷入芯片内的程序需要复位,因此本算法适合复位-Reset algorithm, chip program copyed into the chip needs to be reset, the algorithm is suitable for reset
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-30
    • 文件大小:50.2kb
    • 提供者:王萌
  1. bingzhuanchuan

    0下载:
  2. 并行转串行的另外一种算法,压缩包内拥有算法的说明,很有效的一种算法-An algorithm of parallel-to-serial another algorithm, compression algorithm package has, very effective
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-04
    • 文件大小:392.62kb
    • 提供者:王萌
  1. 4.18

    0下载:
  2. verilog的测试工程,实现多种初学者必要的学习编写测试。非常好的菜鸟装备!-the verilog test engineering, beginners necessary to learn to write tests. Very rookie and equipment!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-26
    • 文件大小:1.6mb
    • 提供者:大虫
  1. ddr-sdram-control

    0下载:
  2. ddr sdram控制器的设计与验证,提供了一种极为可靠且简易的控制器设计方案。-DDR SDRAM controller design and verification, providing an extremely reliable and simple controller design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:750.94kb
    • 提供者:毛洋
  1. isen

    0下载:
  2. 基于FPGA设计工具Xilinx ISE 编写的程序代码 包含有计数器,状态转移码,交通灯,时序约束等程序-Program code written based on FPGA design tools Xilinx ISE includes procedures such as counters, state transition code, traffic lights, timing constraints
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-27
    • 文件大小:9.19mb
    • 提供者:chenjingjie
  1. PCF8591VHDL-CODE

    0下载:
  2. PCF8591vhdl语言实现,能实现对8591的控制及数据采集。-PCF8591vhdl language, to achieve the 8591 control and data acquisition.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:4.01mb
    • 提供者:zhao
  1. uart

    0下载:
  2. 基于FPGA实现串口程序,可以直接使用,觉得可靠-FPGA-based serial procedures, can be used directly, find it reliable
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-24
    • 文件大小:267.72kb
    • 提供者:zhao
  1. pcixpci_corev702errfix

    0下载:
  2. Vhdl madule for pci core for altera design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-11-21
    • 文件大小:164.06kb
    • 提供者:alexsandre
  1. z80_latest.tar

    0下载:
  2. Vhdl design z80 for altera users
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-12-06
    • 文件大小:1.77mb
    • 提供者:alexsandre
« 1 2 ... .35 .36 .37 .38 .39 2940.41 .42 .43 .44 .45 ... 4323 »
搜珍网 www.dssz.com