资源列表
Stamp-vending-machines
- 设投币初始状态为ST0，如果投入一枚五毛硬币为ST1, 如果投入两枚五毛或者投入一枚一元硬币（累计一元）为ST2，如果投入三枚五毛或者一枚五毛和一枚一元（累计一元五角）为ST3，如果投入四枚五毛或者两枚五毛和一枚一元或者两枚一元（累计两元）为ST4，在ST4状态下，如果再次投入一枚五毛硬币，则输出邮票并返回初始状态，如果再次投入一枚一元硬币，则输出邮票并找回五毛同时返回初始状态。-Stamp vending machines
zhuangtaiji
- 状态机实现，通过简单的程序实现状态机，让你最快的掌握用VERIlog语言写的状态机-State machine implementation, through a simple procedure to implement state machines, allowing you the fastest master the language used to write state machine VERIlog
I2C
- 基于FPGA的I2C通信代码实现，在开发板上验证过，欢迎使用-FPGA-based I2C communication code, tested on the development board, welcome
vga_module
- VGA 显示源码。基于xilinx virtex ii 开发板开发。实现单色显示功能。-VGA display
VHDL-based-digital-clock-programming
- 基于VHDL的数字时钟设计，可以调时间，并且可以设置四个闹钟时间，中和很多VHDL的基本程序，对初学者很有用-VHDL-based digital clock design, you can adjust the time, and you can set four alarm time, and in a lot of VHDL basic procedures, useful for beginners
fenpin
- 对主时钟的完成四分频的分频，希望对大家有帮助。-Completion of the master clock frequency divider quarter, we want to help.
iic
- 主要对Iic通信协议做简单的规定，通过verilog语言设置。-Iic main communications protocol for doing simple rules, through verilog language settings.
ps2
- 使用verilog来对ps2的解码，使大家对ps2更好的理解。-Use verilog to decode for ps2, ps2 make everyone a better understanding.
chuankou
- 。典型的RS232 信号在正负电平之间摆动，在发送数 据时，发送端驱动器输出正电平在+5～+15V，负电平在-5～-15V 电平。接收器典型的工作电 平在+3～+12V 与-3～-12V 之间。-. Typical RS232 signal level swing between positive and negative, when data is transmitted, the transmitter side driver outputs a positive level in+
vga
- 该工程设计需要在VGA 显示器上显示背景为蓝色，中央显示一个绿色的边框和一个粉 色的矩形-The project design requires a VGA monitor to display a blue background, the central display a green border and a pink rectangle
shumaguan
- 该实验实现一个两位数码管同时从0 到F 循环递增的功能。-The experimental realization of a two digital tube while loop increments from 0 to F function.
mux16
- 在该实验中就是要利用时序逻辑设计方法来设计一个16 位乘法器-In this experiment is to use sequential logic design method to design a 16-bit multiplier