CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .83 .84 .85 .86 .87 3188.89 .90 .91 .92 .93 ... 4323 »
  1. VHDL-I2C

    0下载:
  2. 精品I2C代码,有多种不同设置,主、从、地址可调。-Boutique I2C code, there are many different settings, master, slave, address adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:74.42kb
    • 提供者:t
  1. uart_verilog

    0下载:
  2. QII - VERILOG 精品串口源码,有多种不同设置,数据位、停止位、检验位可调。-QII- VERILOG boutique serial source, there are a variety of different settings, data bits, stop bits, parity bit adjustable.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:74.46kb
    • 提供者:t
  1. rgb2ycbcr

    0下载:
  2. color space transformation with input coeficient
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.28kb
    • 提供者:Long
  1. ycbcr2rgb

    0下载:
  2. color space transformation with input coefficiences
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.18kb
    • 提供者:Long
  1. UART16450Transceiver-SourceCode.ZIP

    0下载:
  2. 串口16450的逻辑代码,内部带仿真测试代码,已经调试通过-Serial logic code 16450, with internal simulation test code has been debugging through
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:525kb
    • 提供者: 张雨石
  1. async_pulse

    0下载:
  2. asynchronous fifo with pulse input write by verilog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.85kb
    • 提供者:Long
  1. continue_bus_sync

    0下载:
  2. continue asynchronous bus exchange write by verilog cdoe
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:5.58kb
    • 提供者:Long
  1. mux

    0下载:
  2. 对20MHZ时钟进行分频。之后用分频后的频率作为时钟信号同步后级的模16计数器。4位计数器输出信号可以用来控制MUX进行数据通道的定时采集。-To 32 magnitude optional 20 MHZ clock frequency division.After using crossover frequency as the clock signal synchronization after level 16 counter modules.Four counter output sig
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:957byte
    • 提供者:曾玉
  1. SubwayAutoTicketSellSystemENDfinal

    0下载:
  2. 用VHDL实现地铁售票系统,可以输入票得张数,可以实现找零功能。-Using VHDL subway ticketing system, you can enter the number of sheets have tickets, you can achieve the change function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:587.77kb
    • 提供者:李超越
  1. VHDL-AUTOMATIC-FAIR-COLLECTION

    0下载:
  2. 基于VHDL的地铁售票系统,可以实现票数输入以及找零功能-Metro ticketing system based VHDL, can enter the number of votes and the change function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.13mb
    • 提供者:李超越
  1. traffic

    0下载:
  2. Traffic Light Controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.82mb
    • 提供者:nilesh
  1. traffic-controller-lianjie

    0下载:
  2. 基于DE2-70开发板的交通灯设计,有50MHz的分频程序,交通控制程序,数码管显示程序,采用Quartus ii 软件,对应开发板的引脚已经对应好,直接下载到DE2-70开发板可用-DE2-70 development board based design of traffic lights, there is a 50MHz frequency procedures, traffic control procedures, digital tube display program, usin
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-01
    • 文件大小:587.38kb
    • 提供者:李文婷
« 1 2 ... .83 .84 .85 .86 .87 3188.89 .90 .91 .92 .93 ... 4323 »
搜珍网 www.dssz.com