资源列表
axi_ad9129
- ad9129 测试源代码-AD9129 test source code。。。。。。.....
ddr2_mem
- DDR2 xilinx ipcore 头文件 可以进行读写DDR2操作的接口! 读写时注意 按照时序控制进行！-DDR2 xilinx top file， you can read or write DDR2 interface。 attention：please control it ！
DISPLAY_CONTROL
- 并行数码管控制文件。可根据此文件自行扩充至任意位数码管。-Parallel digital control file. This file can be expanded according to their own arbitrary digital tube.
fasong
- 发送正交码文件。可根据此文件设置任意长度和比重的正交码。-Send orthogonal code files. Can be set to any length and proportion of orthogonal code based on this document.
helu
- 多路逻辑信号-数字信号转换器。可根据此文件修改输入输出口数量。- Multiplexing logic signal- digital signal converter. The number of input and output ports can be modified according to this document.
yanshi_31
- 一路信号计数延时器。可根据此文件修改延迟时间。-One signal count delay. Delay time can be modified according to this document.
turbo_encode
- turbo码的编码程序,verilog HDL,在ISE环境中-turbo code encoding process
VHDL
- 时序逻辑电路的习题,主要测试状态机以及ASM流程图的绘制-Drawing exercises sequential logic circuits, the main test state machine and ASM flowchart
ASM
- 时序逻辑电路的系统设计方法介绍,适合大部分人的EDA学习-System design sequential logic circuit descr iption, suitable for most people to learn EDA
SZ-VHDL
- 系统数字逻辑电路设计方法以及示例的介绍,分析较好,有价值-System digital logic circuit design methods and introduce examples, analyze good and valuable
Lab2_comp2bit
- 二位比较器的设计与实现,基于SPARTAN-6 XC6SLX16开发板.nexy3-SPARTAN-6 XC6SLX16.nexy3。
Lab3_mux24a
- 4位2选1多路选择器的设计与实现。nexy3开发板。本实验中用Verilog语句来描述。-Xilinx ISE 12.3.nexy3.