资源列表
tushuguan
- 数字系统设计，模拟图书馆场景，使用VHDL完成相应的图书馆的相应功能-Digital system design, simulation library scene, using VHDL complete the appropriate corresponding function library
vending-machine
- 自动售货机，5角1元输入，三种饮料输出，余额不足或售完会闪烁相关信息。-THis is a simulator of Vending Machine on Basys2 in verilog. 5jiao and 1yuan as input, 3 chioces for drinks. If all are sold out or more money is need, corresponding signals will flash on the LED screen.
stepper-motor-control
- stepper motor control
music
- 在FPGA平台上Verilog实现简易电子琴功能，可直接用Quartus下载到板上运行。-A simple electronic organ function
DDS_DAC0832
- 基于verilogHDL语言DDS波形产生的程序，利用AD3092进行数据转换的-DDS-based waveform generation program verilogHDL language, using AD3092 data conversion
fft_8
- 基二8点fftverilog实现。经过modelsim仿真通过-Base 2 fftverilog implementation at 8 o clock. Go through the modelsim simulation
_4to2
- 基于verilog编写的4线2线编码器，在板子上直接运行，相应引脚自己配置-Verilog prepared based 2-wire 4-wire encoders, running directly on the board, the corresponding pin their allocation
clock
- 基于verilog的数字钟源代码，有详细的注释，而且功能齐全-Based verilog digital clock source code, detailed notes, and full-featured
3-8
- 基于verilog的3—8译码器，设计简单，程序清晰易懂-Based verilog 3-8 decoder design is simple, clear and understandable procedures
weibolu
- 微波炉定时控制器 要求：1、复位开关： 启动开关： 烹调时间设置： 烹调时间显示： 七段码测试： 启动输出： 按TEST键可以测试七段码管，显示为“8888”； 设定时间后，按启动键开始烹调，同时七段码显示剩余时间，时间为0时，显示烹调完成信息“CDEF”-Microwave timing controller requirements: 1, the reset switch: Start switch: Set cooking time: Cooking
8-point-pipeline-fft-by-verilog.pdf
- 简单的8位基2 流水 fft verilog-Simple 8 base 2 pipelined fft verilog
virtex2_pkgs_zip(1)
- Alter公司的Vertex系列FPGA芯片的封装库-Alter' s Vertex series FPGA chip package library