CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .43 .44 .45 .46 .47 3248.49 .50 .51 .52 .53 ... 4323 »
  1. 098111__1367421625730

    0下载:
  2.  DE2_System_v1.4a.zip   71.2M  2007- 02 22:51  For DE2 boards with Serial Number (S/N) starting with Digit 0 and QuartusII version 6.0   DE2_System_v1.4b.zip   79.4M  2007-07-11 22:42  For DE2 boards with Serial Number (S/N) starting with Digit 0
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:515.07kb
    • 提供者:
  1. my_ISE_project

    0下载:
  2. VGA基于FPGA实现显示一张静态和动态图片代码-FPGA-based VGA display a static and dynamic image code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:342.5kb
    • 提供者:刘睿
  1. 2个4位数比较器

    0下载:
  2. 2个4位数比较器 比较以后 输出大于等于小于-4 compare
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-25
    • 文件大小:108.02kb
    • 提供者:徐晓韩剧
  1. wave_freq

    0下载:
  2. 在VHDL/verilog环境下产生可调频率的波形,如三角波,方波,矩形波,同时支持计数功能,供参考-Adjustable frequency waveform generator in VHDL/verilog environment, such as triangle wave, square wave, rectangular wave, while supporting the counting function, for reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-12-07
    • 文件大小:1.73mb
    • 提供者:haoyuguang
  1. 8086的基础实验代码

    0下载:
  2. 8086的基础实验代码,内容为8255的应用和存储器的应用。包含和电路图,实验代码,实验要求文件-8086 on the basis of experimental code, content and applications for the 8255 application memory. Include and schematics, experimental code, test requirements document
  3. 所属分类:VHDL编程

    • 发布日期:2017-05-02
    • 文件大小:695.22kb
    • 提供者:sfef
  1. counter8

    0下载:
  2. 八位计数器,带有是使能键和重置键。附带testbench.-8 bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:916byte
    • 提供者:yue
  1. counter8

    0下载:
  2. 8 位 计数器,带使能键和重置键。附带testbench, verilog 环境-8 bit counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:543byte
    • 提供者:yue
  1. DFF_div2

    0下载:
  2. 基于DFF的2分频器,verilog环境, 门级描述-based on DFF counter 2, gate level
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:802byte
    • 提供者:yue
  1. traffic

    0下载:
  2. verilog,使用两个传感器的铁路道口异步交通灯设计。-an asynchronous circuit that is to control the gates and red flashing light at a railway level crossing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:714byte
    • 提供者:yue
  1. traffic_tb

    0下载:
  2. verilog, 铁路道口异步交通灯设计的testbench.-testbench for an asynchronous circuit that is to control the gates and red flashing light at a railway level crossing,
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:992byte
    • 提供者:yue
  1. jtd

    0下载:
  2. 实现十字路*通灯控制 以及数码管显示 4个交通灯 以上板验证-Crossroads traffic light control and digital display four traffic lights above board verification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:646.42kb
    • 提供者:梁琦
  1. JK-flipflop_vhdl

    0下载:
  2. FOR LEARNING PURPOSE... VHDL CODE OF JK FLIPFLOP
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:9.21kb
    • 提供者:jigs
« 1 2 ... .43 .44 .45 .46 .47 3248.49 .50 .51 .52 .53 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭