CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 3244.45 .46 .47 .48 .49 ... 4323 »
  1. LCDDriver

    0下载:
  2. Displaying an image from the OV7679 camera to the RGB 4.3inch display without the use of RAM. The method of switching the clock signal in CPLD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:20.25kb
    • 提供者:Alexander
  1. ALTmax2_HC_SR04

    0下载:
  2. Measurement HC-SR04 and output to dynamic led display (Altera MAX2)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:33.51kb
    • 提供者:Alexander
  1. SDRAM

    0下载:
  2. 这篇文档主要是介绍了SDRAM的相关原理,以及时序的一些描述,是学习SDRAM的一篇不错的文档-This document mainly describes the relevant principles SDRAM, as well as the timing of some descr iption, is to learn a good documentation of SDRAM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:963.62kb
    • 提供者:jacksee
  1. 1

    0下载:
  2. 这个是华清远见的《ARM嵌入式系统开发典型模块》,里面是高清版的文档,对嵌入开发的各种模块都有详细的讲解。-This is Huaqing " ARM embedded system development typical module" , which is the high-definition version of the document, the development of a variety of embedded module has a detailed exp
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:421.35kb
    • 提供者:jacksee
  1. SHIFT8

    0下载:
  2. 这是用Verilog写的一个相关的程序,主要是实现一个移位寄存器的功能,比较经典的一个实例。-It is written in Verilog A related program is to achieve a shift register function, more classic instance.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:155.12kb
    • 提供者:jacksee
  1. SDRAM_Con

    0下载:
  2. 这是关于一篇怎样设计SDRAM的一篇论文,希望对学习FPGA中SDRAM的朋友有帮助。-This is about how to design an SDRAM in a paper, I hope to learn the FPGA SDRAM to help a friend.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:701.14kb
    • 提供者:jacksee
  1. Modelsim_use

    0下载:
  2. 这个文档主要讲解了一些快速入门Modelsim的一些知识,有一些详细操作过程。-This document is intended to explain some of the Quick Start Modelsim some knowledge, some detailed operation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:333.98kb
    • 提供者:jacksee
  1. dianti

    0下载:
  2. 6层电梯设计,采用vhdl编写,能够实验电梯功能-6-story elevator design, using vhdl prepared, able to lift function experiments
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.35kb
    • 提供者:fandaowei
  1. traffic

    0下载:
  2. 交通灯的展示,用时间的显示,到点的时候红绿灯就会转换-Traffic lights display, time display, to the point when the traffic lights will be converted
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.68mb
    • 提供者:Amy-nmw
  1. Example-b8-6

    0下载:
  2. Synplify Pro综合流程序仿真,注:本范例同时提供Verilog和VHDL两种语言版本,请读者根据习惯选用不同的源代码进行操作。-Synplify Pro comprehensive process simulation (note: this example provides two Verilog and VHDL language version at the same time, please choose the different readers according to t
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:121.16kb
    • 提供者:波罗的海
  1. Example-b8-5

    0下载:
  2. 学习VCD文件的基本使用方法,四态的VCD文件,参数在0/1/X/Z之间变化,没有信号的强度信息-Learn the basics of using VCD files,Four state VCD file, change the parameters between 0/1/X/Z no signal strength information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:11.36kb
    • 提供者:波罗的海
  1. AD_TLC549-analog-signal-acquisition

    0下载:
  2. AD_TLC549采集模拟信号AD_TLC549 analog signal acquisition AD_TLC549 analog signal acquisition-AD_TLC549 analog signal acquisitionAD_TLC549 analog signal acquisitionAD_TLC549 analog signal acquisition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.76mb
    • 提供者:李雅哲
« 1 2 ... .39 .40 .41 .42 .43 3244.45 .46 .47 .48 .49 ... 4323 »
搜珍网 www.dssz.com