CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .39 .40 .41 .42 .43 3244.45 .46 .47 .48 .49 ... 4323 »
  1. ispLEVER

    0下载:
  2. eetop.cn_ispLEVER培训教程FPGA设计流程.rar
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:632.66kb
    • 提供者:zmq
  1. mimzy

    0下载:
  2. FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:956.1kb
    • 提供者:kamejoko80
  1. FPGA_Board_Reference_Guide_1.0

    0下载:
  2. annother FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.1mb
    • 提供者:kamejoko80
  1. Nexys_sch

    0下载:
  2. annother FPGA ucLinux Board reference design, using Xilinx s Spartan3 FPGA (XC3S400)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:1.99mb
    • 提供者:kamejoko80
  1. RedBoot_To_ML403

    0下载:
  2. this guide describle how to port redboot into ML403 power PC platform
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4.11mb
    • 提供者:kamejoko80
  1. fpgavgavhdl

    0下载:
  2. fpga驱动vga接口的vhdl语言实现,实现彩条及方块-fpga driver vga interface vhdl language implementation to achieve color bar and the box
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:80.51kb
    • 提供者:万小中
  1. traffic_light

    0下载:
  2. 基于VHDL的FPGA交通灯设计源码,可以实现交通灯信号变化的控制-VHDL for FPGA-based design of traffic light source, can achieve the control of traffic light signal change
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:763.42kb
    • 提供者:dingxing
  1. pptest

    0下载:
  2. 用VHDL编写的基于FPGA的乒乓球游戏,可以在de2实验板上直接运行-Prepared using VHDL-based FPGA' s table tennis game, you can run directly on de2 board experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:658.69kb
    • 提供者:dingxing
  1. bucuo

    0下载:
  2. 这是关于用FPGA控制VGA显示的程序,下载到电路板上后,可以显示"不错"二字-This is about control of VGA display with the FPGA program downloaded to the circuit board, you can display " pretty good" word
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:54.79kb
    • 提供者:panyurong
  1. altpll0

    0下载:
  2. 锁相环的证实程序,可以在任何编译器中执行,但是要是TI公司的平台。-Confirmed by phase-locked loop process can be run on any compiler, but if TI' s platform。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.8kb
    • 提供者:张建平
  1. LED_CONTROL

    0下载:
  2. 主要是74ls164的串行移位操作,其他的没有什么特别的地方。-Mainly 74ls164 serial shift operation, the other nothing special about it.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.02kb
    • 提供者:张建平
  1. vb12

    0下载:
  2. 使用12路的ad转换器,可以实现的就是达到汇集12路到1路,分时服用。-The use of 12 road ad converter can be achieved is to achieve collection of 12 Road to a road, time-taking.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.17kb
    • 提供者:张建平
« 1 2 ... .39 .40 .41 .42 .43 3244.45 .46 .47 .48 .49 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭