CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .36 .37 .38 .39 .40 3241.42 .43 .44 .45 .46 ... 4323 »
  1. VHDL

    0下载:
  2. 本代码为用VHDL语言设计实现加法器、减法器、乘法器,并提供了模块图,进行了波形仿真。-This code is for the use of VHDL Language Design and Implementation of adder, subtracter, multiplier, and provides a block diagram carried out a wave simulation.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:14.63kb
    • 提供者:张霄
  1. jicunqi

    0下载:
  2. 寄存器的VHDL实现,寄存一组二值代码,对寄存器的触发器只要求它们具有置1、置0的功能,在CP正跳沿前接受输入信号,正跳沿时触发翻转,正跳沿后输入即被封锁。-Register VHDL implementation, hosting a group of binary code, on the flip-flop registers only requires that they have set one, set 0 functions in CP are dancing along the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:6.26kb
    • 提供者:张霄
  1. LCD-VHDL-

    0下载:
  2. LCD控制VHDL程序与仿真 以FPGA驱动LCD显示中文字符“年”程序为例-LCD control and simulation of VHDL program to FPGA-driven LCD display Chinese characters " year" program as an example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-23
    • 文件大小:4.59kb
    • 提供者:qingyin
  1. ASK-VHDL

    0下载:
  2. 基于VHDL硬件描述语言,对基带信号进行ASK振幅调制-VHDL hardware descr iption language based on the ASK baseband amplitude modulation signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:41.14kb
    • 提供者:海玲
  1. URAT-VHDL

    0下载:
  2. 关于URAT的VHDL程序设计与仿真,仿真通过-With regard to URAT the VHDL program design and simulation, simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-26
    • 文件大小:32.16kb
    • 提供者:海玲
  1. PSK-VHDL

    0下载:
  2. PSK调制与解调VHDL程序及仿真,仿真通过-PSK modulation and demodulation process, and VHDL simulation, simulation by
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:71.29kb
    • 提供者:海玲
  1. CANDY1

    0下载:
  2. 用VHDL实现的数字钟,实现消抖,计时,显示分秒,秒表等功能-VHDL implementation with digital clock and realize elimination shake, timing, displays minutes and seconds, stopwatch functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.31kb
    • 提供者:凌云
  1. VHDL

    0下载:
  2. 利用VHDL实现任意函数发生器,包括方波、正弦波、三角波等。-The use of VHDL to achieve arbitrary function generator, including square, sine wave, triangle wave and so on.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:39.27kb
    • 提供者:陈海巍
  1. vhdl

    0下载:
  2. VHDL是一门很好的硬件描述语言。它有很多功能和语句。-VHDL is a very good hardware descr iption language. It has a lot of functions and statements.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1.1kb
    • 提供者:crucify
  1. ddsxw

    0下载:
  2. 基于DDS的顺序脉冲 基于DDS的顺序脉冲-the shun xu wave based on dds ,the shunxu wave based on dds
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:625.69kb
    • 提供者:zhangyunchuan
  1. basedondds

    0下载:
  2. 基于DDS方式的信号发生器设计 -tHE WAVE based on DDS tHE WAVE based on DDS tHE WAVE based on DDS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:206.19kb
    • 提供者:zhangyunchuan
  1. FIR_VHDL

    0下载:
  2. filtre fir a 3 coefficient (tous les bloc et les processeur elementaires
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:121.37kb
    • 提供者:khaled
« 1 2 ... .36 .37 .38 .39 .40 3241.42 .43 .44 .45 .46 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭