资源列表
jj
- 电子工程师学习的最好的学习资料，能够了解电子设计必学软件资料。建议珍藏，电子设计初学者必备-Electronic engineers to learn the best learning materials, to understand the electronic design will learn software data. Recommended collection, electronic design for beginners
fangbofenpin
- 基于CPLD分开发板所实现的1KHz方波的输出-The output of the development board CPLD implemented based 1KHz square wave
threelift
- （1）、每层电梯入口处设有上下请求开关，电梯内设有顾客到达层次的停站开关。 （2）、设有电梯入口处位置指示装置及电梯运行模式(上升或下降)指示装置。 （3）、电梯每秒升(降)一层楼。 （4）、电梯到达有停站请求的楼层，经过 1 秒电梯门打开，开门指示灯亮，开门 4 秒后，电梯门关闭(开门指 示灯灭)，电梯继续进行，直至执行完最后一个请求信号后停留在当前层。 、能记忆电梯内外所有请求，并按照电梯运行规则按顺序响应，每个请求信号保留至执行后消除。 、电梯运行规则当电梯处于上升模
trafficlight
- 一个简单的交通灯的verilog语言的描述，对于新手来说较为适合学习-this is a easy VHDL code for a newer in learning VHDL,it supply with a simple code that describes traffic light
I2C
- IIC总线接口模块,完成数据交互，非常实用，也可以作为一个初学者学习程序-IIC bus
USB2.0
- 完整的用VERILOG语言开发的USB2[1].0 IP核源代码，包括文档、仿真文件-USB2 module
CRC
- CRC校验参考设计Verilog代码,crc8,16,32bit- crc8_8.v : CRC-8, 8-bit data input. crc12_4.v : CRC-12, 4-bit data input. crc16_8.v : CRC-16, 8-bit data input. crc_ccit_8.v : CRC-CCIT, 8-bit data input.
cic_cq
- 在altera平台用verilog硬件描述语言实现cic抽取滤波，包含完整的工程代码，已经仿真通过，可以直接用于实践-In the Altera platform using Verilog hardware descr iption language CIC decimation filter, contains the complete project code, has been adopted by simulation, can be used directly in practice
cic_cz
- 在altera平台用verilog硬件描述语言实现cic插值滤波，在modelsim软件中仿真通过，包含完整的工程代码，可以直接下载到FPGA中运行-In the Altera platform using Verilog hardware descr iption language CIC interpolation filter, through the simulation in Modelsim software, including the complete project co
dds
- 在altera的FPGA上实现直接数字频率合成，即用verilog实现DDS，输出正弦波形，在modelsim软件中仿真通过，已包含所有代码和工程以及二进制流文件。-The realization of direct digital frequency synthesis in the Altera FPGA, which is implemented by Verilog DDS, the output sine wave, through the simulation in Modelsim
spi
- SPI 从机verilog设计,验证通过！-SPI interface slave verilog
PLL_Inst
- 锁相环基础设计，验证通过,非常适合初学者-Phase-Locked Loop-based design