资源列表
lab2_solution
- 基于ANVYL平台的流水灯设计，VHDL-Light water-based platform designed ANVYL, VHDL
lab4_solution
- ANVYL自带的例子，计数器设计，VHDL语言的。-ANVYL own example, counter design, VHDL language.
zidongshouhuoji
- 设计一个自动售货机控制系统。该系统能完成对货物信息的存储、进程控制硬币处理、余额计算、显示等功能。可以管理4种货物，每种货物的数量和单价在初始化时输入，在存储器中存储。用户可以用硬币进行购物，按键进行货物选择，售货时能够根据用户输入的货币来判断钱币是否足足够，钱币够则根据顾客要求自动售货，钱币不够则给出提示并退出；能够自动计算出应找的钱币余额、库存数量并显示。-Design a vending machine control system. The system is able to compl
xilinx_ddr_verilog
- xilinx赛灵思的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16。-Xilinx DDR controller source code (including simulation and documentation), DDR is mt46v4m16.
altera_ddr_verilog
- altera的DDR控制器源码（包括仿真与说明文档），DDR为mt46v4m16，Verilog-The DDR controller source of altera (including simulation and documentation), DDR is mt46v4m16, Verilog
traffic-light
- 该交通信号灯控制器用于控制一条主干道与一条乡村公路的交叉口的交通(如图8-1所示)，它必须具有下面的功能；由于主干道上来往的车辆较多，因此控制主干道的交通信号灯具有最高优先级，在默认情况下，主干道的绿灯点亮；乡村公路间断性地有车经过，有车来时乡村公路的交通灯必须变为绿灯，只需维持一段足够的时间，以便让车通过。只要乡村公路上不再有车辆，那么乡村公路上的绿灯马上变为黄灯，然后变为红灯；同时，主干道上的绿灯重新点亮；一传感器用于监视乡村公路上是否有车等待，它向控制器输入信号X；如果X=1，则表示有车等
lattice_ddr_verilog-for-orca4
- 莱迪思的DDR控制器源码（包括仿真与说明文档），DDR为MT46V16M8，Verilog-The DDR controller source of Lattice (including simulation and documentation), DDR is MT46V16M8, Verilog
CODE_GEN
- 北斗、GPSC/A码生成器的verilog ，输出速率可调，使用verilog编写- FPGA-based GPS receiver complete code of the spreading code generator design using verilog language
shape
- 基于FPGA的成型滤波器的代码，里面内附激励文件，使用verilog编写-FPGA-based shaping filter code, which included incentives files using verilog write
NAVI
- 基于fpga的GPS导航数据发生器，使用verilog编写- Fpga-based GPS navigation data generator, using verilog write
main
- this file is used for sdk implementation in echo server application-this file is used for sdk implementation in echo server application
Verilog_guide(HUAWEI)
- Verilog基本电路设计指导书(华为资料),华为内部Verilog教学资料-Verilog basic circuit design guide book (Huawei data), Huawei internal Verilog teaching materials