CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3512.13 .14 .15 .16 .17 ... 4323 »
  1. ISEuart

    0下载:
  2. 实现串口通信,Verilog语言,ISE开发环境,实现8字节的传输-Uart transition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.74kb
    • 提供者:孟志彬
  1. sdcard_mass_storage_controller

    0下载:
  2. SD卡的读取,FPGA读取sd卡,用verilog语言编写-SD card reader-writer source code. Prepared to use Verilog. Is pretty good. Be used for reference. In particular, the development of personnel SD card!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-10
    • 文件大小:2.23mb
    • 提供者:管洪炎
  1. GreedySnake

    0下载:
  2. verilog 基于Nexys3 VGA显示的贪吃蛇设计-verilog based Snake Nexys3 VGA display design
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-18
    • 文件大小:4.55mb
    • 提供者:程晓
  1. mux4_1

    0下载:
  2. 4對1得多工器,使用verilog與法寫成,包含test檔案-4to1 mux
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.03kb
    • 提供者:蘇柏睿
  1. full_adder1

    0下载:
  2. 一位元全加法器,1位元輸入,使用Verilog語法,包含test檔案-1bit fulladder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:930byte
    • 提供者:蘇柏睿
  1. shift_reg_for

    0下载:
  2. 四位元移位暫存器,Verilog語言,使用for迴圈去寫-Four yuan shift register using for loop to write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.18kb
    • 提供者:蘇柏睿
  1. encoder

    0下载:
  2. 设计一个简单的RISC体系结构处理器的多周期指令译码器,完成指定6条指令译码。-Design a simple RISC processor architecture multi-cycle instruction decoder decoding instructions to complete the assigned 6.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:81.96kb
    • 提供者:陈艳丽
  1. SPONSOR

    0下载:
  2. dont open, this is useless program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:303.49kb
    • 提供者:atek
  1. PCIe_XAPP859

    0下载:
  2. pcie_xapp859学习心得,帮助你学习xilinx的pcie-pcie_xapp859 learning experience to help you learn xilinx of pcie
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:13.67kb
    • 提供者:刘振
  1. jasonnemeth-projrtl

    0下载:
  2. 8 bit processor for example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:236.56kb
    • 提供者:Dimon
  1. dvi_demo

    0下载:
  2. DVI demo用Verilog编写,有modelsim的测试-DVI demo write by Verilog-HDL,test by modelsim.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.57mb
    • 提供者:周开元
  1. seg7

    0下载:
  2. 基于VHDL语言开发板上数码管的显示,动态显示数码管,并可实现小数点的亮或者灭-Based on the VHDL language development board digital tube display, dynamic display digital tube, and to achieve the decimal bright or off
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:54.16kb
    • 提供者:jimm
« 1 2 ... .07 .08 .09 .10 .11 3512.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com