CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .07 .08 .09 .10 .11 3512.13 .14 .15 .16 .17 ... 4323 »
  1. LEDjun

    0下载:
  2. 此程序能够实现4位二进制乘法,可以放心使用,可能不太全,第一次上传,不大明白-4*4 multiply which can be used that s all.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:359.53kb
    • 提供者:赵伟
  1. vhdl

    0下载:
  2. 数码管现实bcd码的解码过程,0000-1001用数码管现实译码结果-Bcd nixie tube reality code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.58kb
    • 提供者:taoli
  1. sevensegment

    0下载:
  2. FPGA-Seven segment and counter
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:355.95kb
    • 提供者:obd
  1. project4Xilinx

    0下载:
  2. vga code for xilinx
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.78mb
    • 提供者:kamal
  1. 16qam——modulation

    1下载:
  2. verilog编写的16qam调制程序,将所有东西装入工程,运行mmm16主程序。其中载波为一个周期采十个点,并乘以2^8-1取整数。在quartusII运行通过。-verilog modulation procedures 16qam prepared all things into works mmm16 to run the main program. One carrier for a cycle of 10 points taken, and multiplied by an inte
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:4.9kb
    • 提供者:王力宏
  1. MultBCD

    0下载:
  2. Multiplier BCD - vhdl-Multiplier BCD- vhdl
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-27
    • 文件大小:296.38kb
    • 提供者:svxiuh
  1. VHDL

    0下载:
  2. 多路分频及周期检测 端口映射示例程序-descr iption
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-29
    • 文件大小:10.64kb
    • 提供者:xuechi
  1. vhdl

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1.07kb
    • 提供者:zhen.w
  1. Rotorsystemcriticalspeedbeforethethird-ordermethod

    0下载:
  2. 汽轮机转子系统前三阶临界转速的传递矩阵法-Turbine rotor system critical speed before the third-order transfer matrix method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:2.93kb
    • 提供者:韩箫
  1. 2410pcb

    0下载:
  2. 2410开发板pcb图,源自freindy arm(友善之臂)-2410 development board pcb diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:877.15kb
    • 提供者:赵者
  1. ADC

    1下载:
  2. verilog code for ADC
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.45kb
    • 提供者:nhat
  1. first

    0下载:
  2. verilog 初学者原代码,万事开头难,CPLD也如此,第一个成功的代码测试往往后续学习的信心。需要的朋友请进-beginners verilog source code, everything is hard in the beginning, CPLD is also the case, the first successful test of the code is often the confidence of the follow-up study. Come friend in n
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:133.5kb
    • 提供者:keny
« 1 2 ... .07 .08 .09 .10 .11 3512.13 .14 .15 .16 .17 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭