CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 3510.11 .12 .13 .14 .15 ... 4323 »
  1. xup_bsb_ps2

    0下载:
  2. source file application
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:169.92kb
    • 提供者:nguyen hung
  1. sramfiles

    0下载:
  2. interface on virtex test ram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:8.22kb
    • 提供者:nguyen hung
  1. pctosram

    0下载:
  2. interface pc to virtex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-16
    • 文件大小:3.72mb
    • 提供者:nguyen hung
  1. audiofiles

    0下载:
  2. audio file on virtex
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:12.55kb
    • 提供者:nguyen hung
  1. awef

    0下载:
  2. FPGA同步设计及实现 文件是caj格式的,去下载一个caj就可以了。硕士论文-nice
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:219.63kb
    • 提供者:vann
  1. englishword

    0下载:
  2. 这是电子通信行业fpga应用英文缩略语表,对工程技术人员有很高的参考价值-english words
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:11.62kb
    • 提供者:vann
  1. rs-codec(255-223)

    1下载:
  2. RS编码是一种纠错码,本程序实现RS(255,223)用FPGA 实现RS编码,程序在Quartus II中调试通过。-RS coding is an error-correcting codes, the procedures for the realization of RS (255,223) with FPGA realization of RS codes, in the Quartus II program through the debugger.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2016-03-31
    • 文件大小:20.17kb
    • 提供者:yux
  1. Quartusrs232

    0下载:
  2. 串口通讯,与硬件联通调试过,收发程序是分开的。-Serial Communication
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:100.06kb
    • 提供者:icesongjie
  1. FPGA_SPI_FLASH

    1下载:
  2. 本应用指南讲述 Spartan-3E 系列中的串行外设接口 (SPI) 配置模式。SPI 配置模式拓宽了 SpartanTM-3E 设计人员可以使用的配置解决方案。SPI Flash 存储器件引脚少、封装外形小而 且货源广泛。本指南讨论用 SPI Flash 存储器件配置 Spartan-3E FPGA 所需的连接,并且介绍 SPI 模式的配置流程。本指南还提供一种实用工具,用于在原型开发过程中对选定的 STMicroelectronics 和 Atmel SPI 器件进
  3. 所属分类:VHDL编程

    • 发布日期:2013-08-08
    • 文件大小:362.67kb
    • 提供者:xth
  1. SY10

    0下载:
  2. 本文介绍了乐曲演奏电路的设计与实现中涉及的CPLD/FPGA可编程逻辑控件,开发环境MAX+PLUSⅡ,硬件描述语言HDL以及介绍了在MAX+PLUSⅡ的EDA 软件平台上, 一种基于FPGA 的乐曲发生器的设计方法, 并给出了设计的顶层电路图和底层模块的VHDL(或AHDL)源程序。该设计的正确性已通过硬件实验得到验证。 -The musical performance circuit’s design and implement Abstract: This paper introd
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:300.12kb
    • 提供者:guo
  1. intro_40nm_xcvr_portfolio_finaledit_cn

    0下载:
  2. Altera的40-nm收发器系列产品, 发展趋势和挑战
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:985.03kb
    • 提供者:Thomas
  1. dianziqin

    0下载:
  2. vb编写的电子琴,仿真实电子琴操作界面,包含与FPGA串口通信的功能。-vb prepared organ, electric piano emulation interface is included with the FPGA serial communication functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:4.52kb
    • 提供者:tianyongfan
« 1 2 ... .05 .06 .07 .08 .09 3510.11 .12 .13 .14 .15 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭