CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .06 .07 .08 .09 .10 3511.12 .13 .14 .15 .16 ... 4323 »
  1. traffic

    0下载:
  2. 实现交通灯的vhdl程序,可在quartus里运行,这是一个平时实验课中场遇到的小程序。-Vhdl traffic lights to achieve the program can be run in quartus, this is a normally encountered in the experimental class midfielder applet.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:1015byte
    • 提供者:
  1. lpf

    0下载:
  2. 实现低通采样功能的vhdl代码,可在quartus里运行。-The achievement of low-pass function vhdl sample code can be run in quartus.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:4.22kb
    • 提供者:
  1. taxi

    0下载:
  2. 出租车计费器系统。起步价,3km后按1.2元/km计算,当计费器达到20元时,每千米加收50 的车费。车停止和暂停时不计费。-Taxi billing system. Pricing starts, 3km after 1.2/km calculated that when the meter reached 20 yuan per km additional 50 of the fare. Cars do not stop and suspend billing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:1.92kb
    • 提供者:dong
  1. PSTOLCD

    0下载:
  2. 此为在xinlix系统上开发的PS通信程序,用VHDL语言开发-This xinlix system in the development of PS communication program, with the development of VHDL language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:736.57kb
    • 提供者:zengshuting
  1. shop

    0下载:
  2. 自动售货机控制系统,具有对货物信息的存储,进程控制,硬币处理,余额计算和显示等功能。-Vending machine control system, with information on goods store, process control, coin processing, the balance of the calculation and display functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:1.7kb
    • 提供者:dong
  1. cymomete

    0下载:
  2. 采用测频法设计一个8位十进制数字显示的数字频率计。测量范围1-499999hz。-Frequency measurement method used to design an 8-bit decimal figures show that the digital frequency meter. Measuring range 1-499999hz.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:1.06kb
    • 提供者:dong
  1. 7-segment

    0下载:
  2. VHDL Design of BCD to 7-segment decoder using PROM
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:59.13kb
    • 提供者:FATIMA
  1. UART

    0下载:
  2. Hardware Design with VHDL Design Example: UART
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:52.59kb
    • 提供者:j
  1. VHDL

    0下载:
  2. 数字逻辑基础与Verilog设计,针对verilog语言的特点,讲解了很多例子!-Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.85mb
    • 提供者:kudi5566
  1. cadence_allegro_teach

    0下载:
  2. 用CADENCE做VHDL语言实验的教程-CADENCE done using VHDL language course experiment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.2mb
    • 提供者:fuchw
  1. mc8051_design

    0下载:
  2. 8051内核的设计,用Verilog硬件描述语言实现,在modelsim环境下进行仿真。-8051-core design, using Verilog hardware descr iption language, in the modelsim simulation environment.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:387.4kb
    • 提供者:huangguilin
  1. uart_verilog

    0下载:
  2. 串口的Verilog源程序,可以用modelsim下进行仿真调试-Serial port of the Verilog source code can be carried out under the modelsim simulation debugging
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:8.97kb
    • 提供者:huangguilin
« 1 2 ... .06 .07 .08 .09 .10 3511.12 .13 .14 .15 .16 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭