CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
  1. LCD1602

    0下载:
  2. Verilog 语言 CPLD 控制液晶自定义输出程序,可仿真,可转换电路原理图。-Verilog language CPLD control LCD custom output procedures, can be simulated, can be converted to circuit schematics.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:360.41kb
    • 提供者:王志
  1. chuankou

    0下载:
  2. verilog uart 串口与计算机通讯多字节通讯程序-UART Verilog serial port and computer communications multi byte communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:272.43kb
    • 提供者:王志
  1. LCD12864

    0下载:
  2. 简单的12864 程序,实现简单的12864控制输出-Simple 12864 program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:268.55kb
    • 提供者:王志
  1. liushuideng

    0下载:
  2. 基本的流水灯控制程序,简单的控制功能-Basic flow light control procedures, simple control functions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:162.11kb
    • 提供者:王志
  1. banjian

    0下载:
  2. 完成一个1位全减器的设计。以全减器为元件程序完成8位减法器设计。-Completed a one minus the whole design. Full reduction is to complete eight subtraction element program design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:153.96kb
    • 提供者:zwq
  1. counter9

    0下载:
  2. 运用VHDL输入方式设计一个0-9之间的减1计数器,完成程序的编译、综合、仿真测试,并给出仿真波形-Design using VHDL input between minus a 0-9 counter, complete compilation, synthesis, simulation, test procedures, and gives the simulation waveforms
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:182.92kb
    • 提供者:zwq
  1. max41a

    0下载:
  2. 用原理图方式实现4选1多路选择器,进行编译、综合、仿真测试等步骤-Schematic ways with 4-to-1 multiplexer, compile, synthesis, simulation testing and other steps
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:170.85kb
    • 提供者:zwq
  1. 5.4.5_LMS

    0下载:
  2. 自动滤波FPGA实现,使用的是VHDL语言!-Automatic filter FPGA implementation using VHDL language!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-11
    • 文件大小:2.41mb
    • 提供者:廖阳阳
  1. vending_machine

    0下载:
  2. 基于FPGA开发板NEXYS3的自动售货机,并利用VGA原理显示在LCD屏幕,采用键盘进行购买和支付-Based on the FPGA development board NEXYS3 vending machine, and use the principle of VGA display on the LCD screen, using the keyboard to purchase and payment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.13mb
    • 提供者:黄志宇
  1. stripe_mali

    0下载:
  2. 这是基于FPGA开发板NEXYS3实现的verilog程序,是基于VGA原理的屏保程序,有横竖条纹还有移动的超级玛丽-This is based on the FPGA development board NEXYS3 verilog program, is based on the principle of VGA screensaver, stripe and mobile super Mary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.62mb
    • 提供者:黄志宇
  1. LFSR

    0下载:
  2. 这是基于FPGA开发板NEXTS3的一个verilog程序,是一个线性反馈移位寄存器LFSR,可用来生成伪随机数-This is based on the FPGA development board NEXTS3 a verilog program, is a linear feedback shift register LFSR, can be used to generate pseudo random Numbers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:838.93kb
    • 提供者:黄志宇
  1. PS2_keyboard

    0下载:
  2. 这是基于FPGA开发板NEXYS3的一个verilog程序,是一个ps2的键盘使用模块,包括检测和译码模块-This is based on the FPGA development board NEXYS3 a verilog program, is a ps2 keyboard module, including detection and decoding module
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:604.29kb
    • 提供者:黄志宇
« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com