CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
  1. pn_generator.rar

    0下载:
  2. FPGA实现pn发生器,Verilog代码实现,另带modlesim的仿真测试文件,很有价值。,FPGA realization of pn generator, Verilog code, and the other with the simulation test modlesim documents of great value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.8kb
    • 提供者:胡佳
  1. serial

    0下载:
  2. 该程序用vhdl 编写,模拟串口工作,对上位机发送数据在串口调试工具下显示,接受上位机数据在数码管上显示-Vhdl prepared to use the program to simulate the serial port work, send data to the PC serial port debug tools in the next showed that IPC data in digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:2.8kb
    • 提供者:gjp_rain
  1. c8

    1下载:
  2. 无线通信,软件无线电,SDR的有关程序 很好啊,哥哥最近在研究这些,想做一个软件无线电的接收机啊,可惜,这个该死的网站,不让我下,吐血,哥哥决定贡献自己的东西,让技术不再隔阂-SDR OFDM QPSK ASK
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.8kb
    • 提供者:明义
  1. adder

    0下载:
  2. 用VHDL语言编写的全加器文件 希望对大家有所帮助 原创空间 大家多多支持-failed to translate
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:2.8kb
    • 提供者:苏打水
  1. LCD_Display_kb

    0下载:
  2. This VHDL Code express how can you connect an LCD To FPGA Spartan 3ee
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.8kb
    • 提供者:Ezrashafiez
  1. altpll0

    0下载:
  2. 锁相环的证实程序,可以在任何编译器中执行,但是要是TI公司的平台。-Confirmed by phase-locked loop process can be run on any compiler, but if TI' s platform。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:2.8kb
    • 提供者:张建平
  1. 8

    0下载:
  2. 利用verilog HDL编程驱动七段译码显示器,显示一位8进制变化。-Using verilog HDL programming seven segment decoder display driver, display an 8-ary change.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:2.8kb
    • 提供者:李龙
  1. BCD_EXC3

    0下载:
  2. BCD-Exc3 code transcoder written in ABEL descr iption language
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.8kb
    • 提供者:John
  1. Qam

    0下载:
  2. Program to Generate QAM signal
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:2.8kb
    • 提供者:Avinash
  1. Mesasge1

    0下载:
  2. generation of message sequence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.79kb
    • 提供者:mandava
  1. vector_to_int

    0下载:
  2. 改程序用VHDL编写 实现由8位二进制数转化成整数的功能-convert vector to int
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:2.79kb
    • 提供者:wuxueqiang
  1. Traffic-lights-PLC-program

    0下载:
  2. 交通灯PLC程序,实现东南方向和西北的红绿黄灯不同时间的调配,可做实验参考-Traffic lights PLC program to achieve the southeast and northwest of red, green and yellow light at different times of deployment, to do experimental reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:2.79kb
    • 提供者:陈宇
« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com