CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
  1. zonghe---20140113

    1下载:
  2. 本人初学所写,能实现通过串口向FPGA发信号,经由DA产生3种频率的3种波形,另附有仿真波形,FPGA选用EP2C8Q208C8-I wrote a novice can achieve signal to the FPGA via the DA to produce three kinds of wave three kinds of frequencies through the serial port, attached a simulation waveforms, FPGA selec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-05-18
    • 文件大小:2.97mb
    • 提供者:JX
  1. vhdl-examples

    0下载:
  2. vhdl实例,包括vhdl的基本语法,还有众多触发器、状态机和一个小游戏的实现,是学习vhdl的绝好资料!-vhdl examples, including basic grammar vhdl, there are many triggers, the state machine and a small game to achieve, is to learn vhdl excellent information!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-24
    • 文件大小:52.97kb
    • 提供者:whw
  1. LS138_Decoder

    0下载:
  2. 例子是一个用VHDL硬件描述语言设计的一个38译码器的代码,FPGA芯片是Aalert EPC4.-Example is a VHDL hardware descr iption language a 38 decoder design code, FPGA chip is Aalert EPC4.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.22mb
    • 提供者:金吉泉
  1. example_vga_1

    0下载:
  2. 这个代码时用全志FPGA开发板写的,语音用的是veiloge,功能是用FPGA实现VGA接口硬件连接的实验,FPGA芯片为ALTER EPC4-When this code is used to write full blog FPGA development board, the voice used is veiloge, function experiments using FPGA VGA interface hardware connections, FPGA chip ALTER E
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-25
    • 文件大小:7.89mb
    • 提供者:金吉泉
  1. spdif_verilog

    1下载:
  2. 数字音频接口spdif ip core,verilog语言编写,带有testbench-spdif verilog ip core
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:12.48kb
    • 提供者:jerry
  1. FIFO.v

    0下载:
  2. 异步先进先出FIFO存储器,采用格雷码判定,消耗资源更小-Asynchronous FIFO FIFO memory, using Gray code determination, consume less resources
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.18kb
    • 提供者:张三
  1. vga-timing-generator

    0下载:
  2. VGA时序产生,可用于VGA接口的时序控制-VGA Timing Generator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:4.3kb
    • 提供者:jerry
  1. COMPLETE-UART_16

    0下载:
  2. the project is complete a UART implementation where 16 UART are connect with top module for aerial applications-the project is complete a UART implementation where 16 UART are connect with top module for aerial applications
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:7.5kb
    • 提供者:Naresh
  1. FPGA_1602

    0下载:
  2. 在1602上实现汉字显示!而且是两个1602拼接共同显示一个汉字!自己做的,运行成功!-In 1602 realized characters on display! And is stitching together two 1602 displays a character! Do it yourself, run successfully!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:837.72kb
    • 提供者:徐悦
  1. fft

    0下载:
  2. 1024点,8位定点数的FFT计算,代码精炼,注释全面值得下载-1024 points, FFT calculation eight fixed-point code refining, comprehensive notes worth downloading
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-28
    • 文件大小:30.19kb
    • 提供者:徐展
  1. cpu

    0下载:
  2. 用vhdl实现了具有流水的cpu,实现30条基于mips指令的指令集-Achieved with vhdl cpu with water, to achieve 30 mips instruction based instruction set
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:796.93kb
    • 提供者:梁立建
  1. DE2_video_pass_demo-rww

    0下载:
  2. 视频发射源发射信号,基于DE2115fpga平台的视频信号显示与处理-Transmitting the video signal transmission source, based on a video signal display DE2115fpga platform and processing
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3.08mb
    • 提供者:马超
« 1 2 ... .09 .10 .11 .12 .13 3514.15 .16 .17 .18 .19 ... 4323 »
搜珍网 www.dssz.com