CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .10 .11 .12 .13 .14 3515.16 .17 .18 .19 .20 ... 4323 »
  1. 1112

    0下载:
  2. 基于fpga平台的与HMI屏幕的串口连接实现简单图像的显示和触屏操作-Fpga based platform serial connection with HMI screen image display and simple touch-screen operation
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:911.25kb
    • 提供者:马超
  1. digital-tube

    0下载:
  2. 基于FPGA平台,实现3*3按键在单位数码管上显示相应字符,再次输入其他数字后,将以前数字在四位数码管实现数字移动-FPGA-based platform, 3* 3 button to display the corresponding character in the digital unit, enter the other numbers again, the figures in the previous four digital tube digital mobile
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:692.77kb
    • 提供者:马超
  1. test- clk and reset generation

    0下载:
  2. test- clk and reset generation
  3. 所属分类:VHDL编程

  1. Ring0

    0下载:
  2. température FPGA projet fichier te mpérature FPGA projet fichier te mpérature FPGA projet fichier-température FPGA projet fichier température FPGA projet fichier température FPGA projet fichier température FPGA projet fichier température FPGA projet
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:722byte
    • 提供者:aymen
  1. ChengFaQi_mux16

    0下载:
  2. 实现16位乘法器 并有modelsim仿真文件-The realization of the 16 bit multiplier and Modelsim simulation file!!!!!!!!!!!!!!!!!!!!!!!!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:798.36kb
    • 提供者:望奎
  1. divcnt

    0下载:
  2. 基于Lattice XO2系列的简易分频器-Based on Lattice XO2 series of simple divider
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:1.22kb
    • 提供者:周晓军
  1. 2.1.5P4-Adder-VHDL-and-Waveform

    0下载:
  2. p4_adder 奔腾4cpu的加法器,包括carry selectadder carry generator -p4_adder Pentium 4cpu adder includes carry selectadder carry generator
  3. 所属分类:VHDL编程

    • 发布日期:2017-04-25
    • 文件大小:67.47kb
    • 提供者:young
  1. 1.1Generic-Mux-VHDL

    0下载:
  2. generic 2to1多路复用器,用behavior和structure两种方式写的!-generic 2to1 multiplexer with behavior and structure are two ways to write!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:38.59kb
    • 提供者:young
  1. 1.2Register-VHDL-and-testbench

    0下载:
  2. 用d type flip flop 改成的n bit 的寄存器,分别用到了同步和异步2种方式-With d type flip flop into the n bit registers were used in the synchronous and asynchronous 2 ways
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:54.27kb
    • 提供者:young
  1. 1.4RCA

    0下载:
  2. 由full adder 组成的RCA adder,并且用behavior和structure两种方式写成带有testbench-RCA adder composed by a full adder, and with behavior and structure with a testbench written in two ways
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:144.07kb
    • 提供者:young
  1. 1.5Accumulator

    0下载:
  2. 累加器,由mux,register,adder组成的n ;bit累加器-Accumulator, the mux, register, adder composed of n bit accumulator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:275.36kb
    • 提供者:young
  1. 1.6ALU-Behavioral

    0下载:
  2. behavior方式的简单ALU 实现了以下功能:all operations are combinational  ADD/SUB on N bits operands  MULTIPLY on N/2 bits operands (Least Significant Part of), result on N bits.  bitwise AND, OR, XOR on 32 bits operands.  Logical Shift Left, Right, Rot
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:106.03kb
    • 提供者:young
« 1 2 ... .10 .11 .12 .13 .14 3515.16 .17 .18 .19 .20 ... 4323 »
搜珍网 www.dssz.com