CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .05 .06 .07 .08 .09 4210.11 .12 .13 .14 .15 ... 4322 »
  1. ZedBoardyuanlitu

    1下载:
  2. zedboard原理图详细,PCB板焊接方便,每个接口表明清楚。-Zedboard schematic in detail, PCB board welding is convenient, each interface that clearly.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1820025
    • 提供者:翟福伟
  1. fm

    1下载:
  2. 用matlab实现了数字正交解调,叙述了数字正交解调算法的过程与原理-Matlab digital quadrature demodulation, describes the process and principle of digital orthogonal demodulation algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:13162
    • 提供者:王贝勒
  1. UART_Send_handle

    1下载:
  2. 这是一个很好的基于verilog的串口通信422模块,已经经过多次验证,绝对可靠,可直接使用,本人已在工程中多次使用,无误差-This is a good serial communication based on Verilog 422 module, has been repeatedly verified, absolutely reliable, can be used directly, I have repeatedly used in the project, no error
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:1355
    • 提供者:yupeng
  1. verilog-ManchesterCoding

    1下载:
  2. verilog实现的曼彻斯特和差分曼彻斯特编码。压缩包中有源码和结果截图,代码又注释。-The implementation of Manchester Coding and differential Manchester Coding. The file has the source code and the picture of the result. The code is explanatory.
  3. 所属分类:VHDL-FPGA-Verilog

  1. scrambler

    1下载:
  2. Verilog编写的ADC加扰程序(scrambler)里边附有加扰器的说明,实验可以把数据打散,可自行写testbench测试-Verilog prepared by the ADC scrambled program (scrambler) inside with scrambler descr iption, experimental data can be broken up, write their own testbench test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:220984
    • 提供者:王红伟
  1. ad9226_verilog

    1下载:
  2. AD9226在Sparten6上的FPGA代码实现,测试通过。-AD9226 Sparten6 FPGA code on the test, the adoption.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-02-08
    • 文件大小:2743296
    • 提供者:tengdaizhou
  1. audio_verilog

    1下载:
  2. AUDIO音频模块AN831的录音及播放FPGA代码,测试通过-AUDIO audio module AN831 recording and playback of FPGA code, the test passed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-17
    • 文件大小:4391682
    • 提供者:tengdaizhou
  1. ddr3_verilog

    1下载:
  2. DDR3读写在FPGA上的实现代码,经测试通过-DDR3 read and write FPGA implementation of the code, the test passed
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:7238303
    • 提供者:tengdaizhou
  1. ppscode

    1下载:
  2. verilog代码,输出秒脉冲,用于采集同步-verilog code, second pulse output for synchronization acquisition
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-14
    • 文件大小:3268951
    • 提供者:
  1. EMIF

    1下载:
  2. 这是DSP的EMIF总线和FPGA通信的实例,已经测试能用-This is DSP EMIF bus and FPGA communication as an example, has been testing can be used
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-05
    • 文件大小:122416
    • 提供者:steef
  1. Modelsim-System-verilog-calls-DPI

    1下载:
  2. 本文给出了在Modelsim开发环境下,如何在systemverilog中利用DPI调用C函数的具体方法。-This paper gives a specific way to call C functions in DPPHs in systemverilog in Modelsim development environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-12
    • 文件大小:690
    • 提供者:韩向超
  1. zhixinkeji

    1下载:
  2. 北京至芯科技FPGA的学习资料,从备战Quartus II安装到IIC通信协议,每一章都有Verilog代码并且可以实现仿真程序,非常好用,讲的很详细-Beijing Science and Technology FPGA to the core learning materials, preparing to install Quartus II IIC communication protocol, each chapter Verilog code and can achieve sim
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-15
    • 文件大小:23172954
    • 提供者:李浩轩
« 1 2 ... .05 .06 .07 .08 .09 4210.11 .12 .13 .14 .15 ... 4322 »
搜珍网 www.dssz.com