CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 483.84 .85 .86 .87 .88 ... 4323 »
  1. nios-ii

    0下载:
  2. ALTERA 公司NIOSII收集的一些资料,对学习NIOSII应该很有帮助-NIOSII ALTERA company collected some information should be helpful in learning NIOSII
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-14
    • 文件大小:20.87mb
    • 提供者:xiongzhixin
  1. altera_bootmethods

    0下载:
  2. altera u-boot niosii用户使用手册-altera u-boot niosii
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:227.12kb
    • 提供者:sunlichao
  1. a_vhdl_8253_timer_latest.tar

    0下载:
  2. 一个apb总线控制8253的verilog源代码,符合标准的amba 2.0的总线规范-A apb bus control 8253 of the verilog source code, amba 2.0 standard bus specification
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:105.39kb
    • 提供者:蔡搏
  1. four_adder

    0下载:
  2. 应用一位全加器的VHDL语言,创建一位全加器符号,用原理图完成四位全加器-Application of a full adder VHDL language, to create a full-adder symbol, with the principle of the completion of four full adder diagram
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:145.67kb
    • 提供者:安博
  1. spartan_LCD

    0下载:
  2. 实现了spartan-3E LCD的显示驱动,可以通过LCD观察数据变化-Realize the Spartan-3 E LCD display driver, can pass LCD observation data changes
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.42kb
    • 提供者:乔子良
  1. shipintuxiang

    0下载:
  2. 基于VHDL,实现视频图像的行列计数器,已经调试仿真通过可用.-Based on VHDL, the ranks of video image counter, has been simulated through the available debugging.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:120.46kb
    • 提供者:
  1. Aoscilloscopebasedonmsp430andFPGA

    0下载:
  2. 一款基于msp430fg4618单片机及ep1c6q340c8 fpga的简易示波器实现方案-A msp430fg4618 Microcontroller and ep1c6q340c8 fpga based on the simple realization of the program oscilloscope
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2014-08-29
    • 文件大小:16.03mb
    • 提供者:张超
  1. 20100629001

    0下载:
  2. 基于NetFPGA,实现路由转发的工程。在此工程中,可以修改路由表,实现多功能的路由功能。-Based NetFPGA, forwarding the project to achieve routing. In this project, can modify the routing table, routing capabilities to achieve multi-functional.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-21
    • 文件大小:5.87mb
    • 提供者:lan
  1. miller

    0下载:
  2. miller码编码模块的verilog程序,修正miller码编码模块的程序,完成miller码编码模块功能。-miller module verilog coding procedures, the amendment procedures miller coding module to complete the miller coding module function.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:1.56kb
    • 提供者:cy
  1. keyboard

    0下载:
  2. 键盘输入实验 实验要求:利用实验板上的4×3小键盘,当检测到有键按下时,读取按键值并在LED数码管中显示该值。-Keyboard input test test requirements: use of experimental board 4 × 3 keypad when a key is detected, the read key value and the LED digital display the value.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:1.15kb
    • 提供者:吴凡
  1. array_multiplier

    0下载:
  2. 4X4阵列乘法器,图可以按程序画看看,可以改进-4X4 array multiplier, see Figure can draw according to the procedure can improve
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:124.67kb
    • 提供者:abby
  1. FSK_work

    0下载:
  2. 自己做的基于MATLAB DSP BUILDER的FSK,里面的内容都在,整个工程-MY FSK,have cost much time。please use it carefully。
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:696.79kb
    • 提供者:朱铭进
« 1 2 ... .78 .79 .80 .81 .82 483.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com