资源列表
16^16dianzhen
- vhdl 16*16点阵板显示 行扫描 低电平选通-vhdl 16* 16 dot matrix board low strobe line scan
Verilog.HDL.Experiment
- Verilog.HDL.Experiment.例程-Verilog.HDL.Experiment. Routine
urisc
- 实现了精简指令集微处理器的数据路径和微代码控制单元两部分的功能-RISC microprocessor implemented data path and micro-code control unit features two
fuzzyip
- 这是一个我写的关于模糊控制的IP核，简单高效，其中包括寄存器文件等非常全面。-This is a fuzzy control I wrote about the IP core, simple and efficient, including.
VHDLGuideAndCode
- 该教程比较详细的介绍了VHDL语言，对其语法的使用，编程中的技巧由浅到深的进行介绍，并且给出了90个VHDL源代码，其中包括测试程序、各功能测试代码等。由于文档为pdg格式，在PDG Reader文件夹中给出该阅读器。-The tutorial more detailed introduction to the VHDL language, its syntax, the use of programming techniques from shallow to deep, are introd
rel_08_done
- 修改自OpenCores的黑白棋游戏代码。采用VGA输出显示，PS2键盘（W、A、S、D、回车）输入控制，实现AI，LED灯指示是否游戏结束，VGA显示频率25MHz，系统频率50MHz，经过Cyclone IV芯片EP4CE115F29C7N的板级调试，实现全部功能，文件夹下有rtl源代码，管脚定义pin文件，和可以直接进行JTAG烧写和E2PROM烧写的pof和sof文件，-Modified from OpenCores Othello game code. Using the VGA ou
vietex4overview
- VIRTEX4 概述 ,展现了新一代的塞林斯公司的FPGA 的整体概况-VIRTEX4 overview
I2C_24C02
- FPGA通过iic协议读写24c02，并将内容通过指示灯显示。-FPGA read and write 24c02 according to ii2 and show the data through led
DS18B20
- VHDL实现DS18B20测温，实现平台XC3S500E-VHDL DS18B20 temperature platform XC3S500E
sin
- FPGA正弦波信号发生器，能产生完美的正弦波形-FPGA sine wave signal generator, can produce perfect sine wave
sqrt
- 实现任意位数的开方算法，但是不是浮点的算法，-Square root algorithm for arbitrary digit, but not floating-point algorithm, thanks
How_to_use
- verilog使用入门教程详解。非常简单而详细的verilog入门教程，主要介绍如何使用quartus2来编写verilog程序。-Getting Started tutorial verilog Xiang Jie. Very simple and detailed verilog Getting Started tutorial focuses on how to use quartus2 to write verilog program.