资源列表
shuzizhong
- 基于VHDL的数字钟，可以整点报时和校准时间-VHDL CPLD
traffic123
- 基于VHDL的交通灯，可以用LED显示等待时间-VHDL LED
liushuideng
- 可以控制流水方向的基于VHDL的流水灯，开关控制流向-VHDL liushuideng
dianzheng333
- 基于VHDL的点阵显示。工程文件已经给出。动态显示-dianzhengxianshi VHDL
code3
- this slice processor-this is slice processor
shifter_left_8_8_4
- barrel shifter.实现循环左移的功能，8个输入，8个输出。每个输入或者输出是4位-barrel shifter. 8 inputs,8 outputs. And every input or output has 4bits.
7-voting
- 7人表决器，可以实现7人当中有4人同意即通过的功能-7 voting
3-8Decoder
- 二进制译码器只显示0，1。十进制译码器显示0-9、显示译码器显示0—F-Show only 0,1 binary decoder. Showing 0-9 decimal decoder, display decoder display 0-F
8-3encoder
- 二进制译码器只显示0，1。十进制译码器显示0-9、显示译码器显示0—F -Show only 0,1 binary decoder. Showing 0-9 decimal decoder, display decoder display 0-F
100jinzhijishuqi
- 1） 计数器的时钟输入信号为1S （2）计数器的功能是从0到99计数，以十进制形式显示 （3）有一个复位端clr和两个控制端plus和minus，在这些控制信号的作用下，计数器具有复位、增或减计数、暂停功能。 -1) counter clock input signal for the 1S (2) function of the counter counts from 0 to 99, shown in decimal form (3) has a reset terminal
EDAkejian5
- 本文给出了采用这些技术的高速环境状态机设计的规范及分析方法和优化方法，并给出了相应的示例。 -In this paper, high-speed environments using these technologies state machine design specifications and methods of analysis and optimization methods, and the corresponding example.
lcd1602_drive
- 用Verilog实现1602的配置及功能。正确编译与实现-Realized by Verilog 1602 configurations and functions. Compilation and implementation of the right