CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .02 .03 .04 .05 .06 2707.08 .09 .10 .11 .12 ... 4323 »
  1. atan_cordic

    0下载:
  2. Perform arc tangente using verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:1.88kb
    • 提供者:yousri.ouerhani
  1. 21238834trivium

    0下载:
  2. Implementaion of Trivium algorithm written in VHDL.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.26kb
    • 提供者:nagaria
  1. Micro_uart

    0下载:
  2. Micro-uart source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.4mb
    • 提供者:Huang
  1. BCD

    0下载:
  2. Binary-Coded Decimal source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.15mb
    • 提供者:Huang
  1. DS18B20

    0下载:
  2. verilog 简单易懂DS18B20 入门级程序-DS18B20 digital temeperature
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:2.19kb
    • 提供者:LIUFANGWU
  1. kogg

    0下载:
  2. 40bit kogge stone adder made by woong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.99kb
    • 提供者:woong
  1. folded_FIR_filter

    0下载:
  2. folded fir filter made by woong
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:881byte
    • 提供者:woong
  1. FPGA-Implementation-of-Matrix-Inversion-Using-QRD

    0下载:
  2. FPGA Implementation of Matrix Inversion Using QRD-RLS Algorithm
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:98.54kb
    • 提供者:eric
  1. signed_add

    0下载:
  2. verilog 中处理有符号数加减乘除运算的详细讨论和例子。 -Verilog signed arithmetic discussion and examples
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:92.57kb
    • 提供者:严刚
  1. Verilog_USB_OUT

    0下载:
  2. USB out,使用Verilog写的,包含完整工程、文档和USB芯片的固件-USB OUT, VERILOG, Including project、document,USB firmware
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.1mb
    • 提供者:严刚
  1. I2C

    0下载:
  2. It is I2C function,and follow I2C spec
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-20
    • 文件大小:5.72mb
    • 提供者:Huang
  1. Verilog_USB_IN

    0下载:
  2. USB in 模型,作为输入,包括基于Altera的工程、源码、固件,使用Verilog-USB in model, as input, including the Altera-based project, source code, firmware, Verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:356.88kb
    • 提供者:严刚
« 1 2 ... .02 .03 .04 .05 .06 2707.08 .09 .10 .11 .12 ... 4323 »
搜珍网 www.dssz.com