CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .78 .79 .80 .81 .82 2783.84 .85 .86 .87 .88 ... 4323 »
  1. VHDLSaler

    0下载:
  2. 文件名:pl_auto1.vhd。 --功能:货物信息存储,进程控制,硬币处理,余额计算,显示等功能。 --说明:显示的钱数coin的 以5角为单位。-library ieee use ieee.std_logic_arith.all use ieee.std_logic_1164.all use ieee.std_logic_unsigned.all entity PL_auto1 is port ( clk:in std_logic
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:6.03kb
    • 提供者:Mr zhai
  1. POC

    0下载:
  2. 用VHDL语言设计的poc (并行输出控制器) 用法:中断模式 和 查询模式-Using VHDL language design poc (parallel output controller) Usage: interrupt mode and query mode
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:400.38kb
    • 提供者:束佳云
  1. My_Nios_2

    0下载:
  2. nios的一个最小系统实现,非常有参考价值!-A minimum nios system implementation, very has reference value!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-12
    • 文件大小:18.14mb
    • 提供者:li
  1. HowtodownloadALTERAFPGA

    0下载:
  2. 文章介绍了怎么下载ALTERA FGPA 和FPGA可能出现的问题和解决方法-Article describes how to download the FPGA ALTERA FGPA and the possible problems and solutions
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:199.62kb
    • 提供者:马雪峰
  1. Sdram_Control_4Port

    0下载:
  2. SDRAM 两读口 两写口标准SDRAM的控制器-SDRAM Two read the mouth two to write the mouth SDRAM standard controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:12.71kb
    • 提供者:徐伟伟
  1. SRAM_16Bit_512K

    0下载:
  2. SRAM 16B 512K容量的控制器-SRAM 16B 512K capacity control
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:11.01kb
    • 提供者:徐伟伟
  1. SEG7_LUT_8

    0下载:
  2. 标准的七段数码管显示控制器 应用于友晶开发板可以运行-stander Digitron display controller
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:11.77kb
    • 提供者:徐伟伟
  1. Multi_Flash

    0下载:
  2. flash 标准源程序 可以直接应用与友晶开发板-flash stander code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-13
    • 文件大小:3.38kb
    • 提供者:徐伟伟
  1. eda

    0下载:
  2. 实验一:不同设计输入方式比较 实验二:VHDL语言编程—组合逻辑电路设计 实验三:VHDL语言编程—时序逻辑电路设计 指导书内容以及详细的程序-Experiment I: comparison of different input methods designed the second experiment: VHDL language programming- Combinational Logic Circuit Design Experiment III: VHDL langu
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:384.39kb
    • 提供者:刘统
  1. time_three

    0下载:
  2. 基于sopc的三个定时器的三种应用,希望可以帮到学习FPGA的人,谢谢!-The three timer-based sopc three applications, the desire to help people learn FPGA, thank you!
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-31
    • 文件大小:12.43mb
    • 提供者:zhouyu
  1. qicheweideng

    0下载:
  2. 汽车尾灯的设计(VHDL) 包括 左转,右转,刹车,及出现故障等-Car taillight design (VHDL), including left, right, brake, and the failure of such
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:10.21kb
    • 提供者:hjbbobo
  1. iic

    0下载:
  2. 灵活方便的IIC时序,输入IIC寄存器地址及相应命令字,自动转化为IIC时序。-Flexibility of the IIC timing, type IIC register address and the corresponding command word, automatically translate into IIC timing.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-15
    • 文件大小:6.2kb
    • 提供者:邹瑞滨
« 1 2 ... .78 .79 .80 .81 .82 2783.84 .85 .86 .87 .88 ... 4323 »
搜珍网 www.dssz.com