CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .65 .66 .67 .68 .69 2870.71 .72 .73 .74 .75 ... 4323 »
  1. led_run

    0下载:
  2. verilog实例1,简单的代 码-verilog example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:40.25kb
    • 提供者:junjie
  1. ps2_lcd

    0下载:
  2. ps/2——lcd verilog 实验-ps/2--lcd verilog test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:87.31kb
    • 提供者:junjie
  1. Amp-diagrams_pack

    0下载:
  2. Diagram and how-to-make instructions pack of 6 diferent Amplifiers
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:166.6kb
    • 提供者:bobica257
  1. Manchester

    0下载:
  2. manchester coding verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:9.35kb
    • 提供者:Jacknapes
  1. UART

    0下载:
  2. UART receiver transmitter verlog code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:15.37kb
    • 提供者:Jacknapes
  1. sumador_divisor

    0下载:
  2. suma dos señ ales y las divide entre 2
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:1.4kb
    • 提供者:ashhh
  1. AX_Clock_Dithering_AN

    0下载:
  2. Frequency fine tuning and clock dithering using ACTEL FPGA devices.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:177.64kb
    • 提供者:Feel
  1. FlashDriver

    0下载:
  2. 用VHDL实现NAND Flash 的I/O 读写操作-with VHDL programme realize NAND Flash I/O read & write
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:19.04kb
    • 提供者:wuqixuan
  1. LED-DISPLAY

    0下载:
  2. 在DE2板上 (nios II)实现LED的年月日,时分秒的显示。-Achieving LED s year, month, day, hour, minute, seconds display in the DE2 board (nios II).
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:959byte
    • 提供者:zhangxin
  1. TIMER

    0下载:
  2. 介绍QuartusII 的TIMER的一些基本情况-Introduction QuartusII' s some basic information TIMER
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:106.4kb
    • 提供者:zhangxin
  1. HowtousePerlinyourVerilogHDLDesignFlow

    0下载:
  2. use Perl in your Verilog HDL Design Flow,利用Perl语言方便管理Verilog HDL 代码。-How to use Perl in your Verilog HDL Design Flow
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:16kb
    • 提供者:
  1. filteramp

    0下载:
  2. 该VHDL程序编写了各种滤波器和放大器,对于刚学VHDL的同学有极大的帮助-The VHDL programming a variety of filters and amplifiers, for students just learning VHDL great help
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:60.42kb
    • 提供者:郑志龙
« 1 2 ... .65 .66 .67 .68 .69 2870.71 .72 .73 .74 .75 ... 4323 »
搜珍网 www.dssz.com