资源列表
socdesignandtest
- SoC是系统级集成，将构成一个系统的软/硬件集成在一个单一的IC芯片里，它一般包含片上总线、MPU核、SDRAM/DRAM、FLASH ROM、DSP、A/D、D/A、RTOS内核、网络协议栈、嵌入式实时应用程序等模块，同时，它也具有外部接口，如外部总线接口和I/O端口。通常，SoC中包含的一些模块是经过预先设计的系统宏单元部件（Macrocell）或核（Cores） ，或者例程（Routines），称为IP模块，这些模块都是可配置的，因此，基于SoC的设计方法学也称为基于IP的嵌入式系统设计
wb_to_amba_latest.tar
- wishbone总线到AMBA总线的转换，做总线的朋友可以-wishbone bus to the AMBA bus conversion, so friends can see the bus
GrayCnt
- 格雷码计数器的verilog实现，做通讯的朋友可以-Gray code counter verilog implementation, so friends can see communication
99341857matlab
- FFT algorithms FFT, IFFT, power spectrum calculation, including the Hamming window, Hanning window, triangle window, Blackman window, 4 term Blackman-Harris window of several of the power spectrum window function computing power.
USB20andFPGA
- Fpga和USB的应用开发文档，里面很详细地对usb进行了说明！-Fpga and USB application development documents, which in detail are described on the usb!
FPGA
- 是fpga的基础入门资料，很好，想学习的同学们可以下下来看看~-Fpga introductory information is the basis of, well, the students want to learn to look down under ~
07401200310
- VHDL原程序包括译码器，半加器，全加器-VHDL program, including the original decoder, the half adder, full adder
60
- 模为24进制计数器的VHDL语言代码，开发环境可以是Quartus 2软件-24 binary counter module VHDL language code, development environment, Quartus 2 software can be
fir_PGA
- 一种基于verilog的fir滤波源码，并带matlab仿真源程序。-Based on the fir filter verilog source code and source code with matlab simulation.
EDK8.2
- EDK8.2实验教程，里面有几个EDK8.2的仿真例子，适合EDK的初学者。-EDK8.2 Experimental Course, which has several EDK8.2 simulation example, EDK for beginners.
ps2_key
- 使用Verilog完成的电脑键盘PS2协议的驱动。代码中标注了较详细的注释。-Done using the Verilog PS2 keyboard protocol driver. Code marked more detailed comments.
adder_16
- 实现16位加法器功能，使用Verilog语言编程，使用的是数据流形式