CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .24 .25 .26 .27 .28 3229.30 .31 .32 .33 .34 ... 4323 »
  1. traffic

    0下载:
  2. 本程序模拟路口的红黄绿交通灯的变化过程,用LED灯表示交通灯,并在数码管上显示当前状态剩余时间。 -- 红灯持续时间为30秒,黄灯3秒,绿灯30秒-This procedure simulated the red yellow and green traffic lights at the junction of the change process, said the traffic lights with LED lights, and digital tube displays the
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.34kb
    • 提供者:rongchao
  1. clock

    0下载:
  2. 作为一个简单示例,本程序实现一个能显示小时,分钟,秒的数字时钟。-As a simple example, this procedure can be shown to achieve an hour, minutes, seconds, the digital clock.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.48kb
    • 提供者:rongchao
  1. 5_3

    0下载:
  2. 53整数小波滤波,编译已经成功,仿真也已经通过,是网上着的资料-53 integer wavelet filter, has been successfully compiled, the simulation has also been adopted, is online with information
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:982.38kb
    • 提供者:teamcen
  1. i2c

    0下载:
  2. 按动开发板键盘某个键CPLD将拨码开关的数据写入EEPROM的某个地址,按动另外一个键,将刚写入的数据 -- 读回CPLD,并在数码管上显-Pressing a button keyboard CPLD development board DIP switches, the data will be written to EEPROM in an address, pressing another key, the newly written data- read back CPLD, an
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.1kb
    • 提供者:rongchao
  1. DDS

    0下载:
  2. 这是一个任意频率的正弦信号发生器,具有可改变输出信号频率,输出信号相位,任意转换输出信号类型(正弦、余弦、锯齿波、方波),屏幕可分别显示用户设定的信号频率与输出信号检测频率。-This is an arbitrary frequency sinusoidal signal generator, with can change the output signal frequency, the output signal phase, arbitrary conversion output sign
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.9mb
    • 提供者:紫郢寒光
  1. div1ms

    0下载:
  2. 采用VHDL书写的FPGA的分频程序,简单易懂。特别适合初学者。-FPGA using VHDL writing the sub-frequency program, easy to understand. Particularly suitable for beginners.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:148.33kb
    • 提供者:小育文子
  1. VndingMachine

    0下载:
  2. 1.机器有一个投币孔,每次只能投入一枚硬币,但可以连续投入多枚硬币。机器能识别的硬币金额为1元,5角和1角。顾客可选择的饮料价格有1元,1元5角,2元三种。每次只能售出1瓶饮料。 2.购买饮料时先选择饮料价格再投币,当投入的硬币总金额达到或超过饮料价格后,机器发出指示信号并拒收继续投入的硬币。顾客投币后,按动确定键,机器将发出饮料和找零硬币,若所投金额不足,则发出欠资信号指示。在欠资情况下,顾客可以继续投币购买,也可按取消键,机器将退出所投入的全部金额。 3.顾客投入硬币之后,如果未按确定键而
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:588byte
    • 提供者:林晓
  1. soda_machine

    0下载:
  2. 自动售货机的功能,内容源代码,在MAXPLUS的执行文件都有-Vending machine' s functionality, content source code, the implementation of the file are in the MAXPLUS
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-25
    • 文件大小:225.97kb
    • 提供者:林晓
  1. ep1c6_32_vga

    0下载:
  2. vga控制在EPC16上面的实现代码,包括qartus下的全部源码-vga control EPC16 the realization of the above code, including all the source code under the qartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:3.3kb
    • 提供者:yangshuzhi
  1. UART_Verilog

    0下载:
  2. Altera FPGA的UART通讯程序-Altera FPGA' s UART communication program
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:483.67kb
    • 提供者:bobpark
  1. ep1c6_34_ps2_mouse_test

    0下载:
  2. ps2 键盘的FPGA实现,用VHDL语言在epc16上测试通过-ps2 keyboard FPGA, VHDL, language epc16 on the test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:158kb
    • 提供者:yangshuzhi
  1. ep1c6_35_ps2_keyboard_test

    0下载:
  2. ps2 鼠标的FPGA实现,用VHDL语言在epc16上测试通过-ps2 mouse FPGA, VHDL, language epc16 the test
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:167.47kb
    • 提供者:yangshuzhi
« 1 2 ... .24 .25 .26 .27 .28 3229.30 .31 .32 .33 .34 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭