CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .25 .26 .27 .28 .29 3230.31 .32 .33 .34 .35 ... 4323 »
  1. ntc

    0下载:
  2. NTC电阻在VERILOG HDL中的曲线表,使用1MA恒流源供电,用AD对其采集电压,并以12BIT形式输出查表即可达到实际温度值,本表占用450个12位存储单元-NTC resistor VERILOG HDL in the curve of the table, use the 1MA current source power supply voltages were collected with AD and in the form of the output look-up table
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:88.48kb
    • 提供者:chenwl
  1. divider

    0下载:
  2. a clock divider vhdl code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:231.39kb
    • 提供者:mansih
  1. vhdl_serial_receiver

    0下载:
  2. a good serial receiver in vhdl , there is also transmitter code along with this , check it in same web
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:208.23kb
    • 提供者:mansih
  1. viterbi_binary_hard_c

    0下载:
  2. vhdl code for viterbi decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:4.22kb
    • 提供者:anjali
  1. shuzizhong

    0下载:
  2. 多功能数字钟的设计,可显示时-分-秒、整点报时、小时和分钟可调等基本功能。-Multifunction digital clock designed to display- minutes- seconds, the whole point timekeeping, hours and minutes, adjustable and other basic functions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-09
    • 文件大小:442.83kb
    • 提供者:huangdeyi
  1. VGA

    0下载:
  2. VGA彩条信号发生器的设计。用到了RGB三基色来组成八种颜色构成彩条信号。-VGA color bar signal generator design. Use of the RGB three primary colors to form the eight kinds of colors of color bar signal.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:397.87kb
    • 提供者:huangdeyi
  1. music

    0下载:
  2. 是完成一小段音乐程序的开发,然后再用扬声器进行试听。下面主要介绍一下完成本实验的几个主要部分的工作原理。-Is the completion of the development of a short musical program, and then re-use loudspeakers to Lyrics. Following the completion of this experiment focuses on what part of several major works.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:338.63kb
    • 提供者:huangdeyi
  1. PS2xianshi

    0下载:
  2. FPGA设计简单通信协议的方法。 了解PS2的工作原理,扫描码的ASCII码的转换。 -FPGA design of a simple communication protocol method. Learn PS2 works, scan code ASCII code conversions.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:417.24kb
    • 提供者:huangdeyi
  1. 12130_ARM_Core

    0下载:
  2. arm 核,VHDL语言描述的IP软核,仅供学习-arm-core, VHDL language to describe the IP soft core, only to learn
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:70.31kb
    • 提供者:DENGWEI
  1. counter

    0下载:
  2. 基于VHDL的计数代码,可用于FPGA芯片对步进电机的控制-Count based on VHDL code for FPGA chips can be used to control stepper motor
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:885byte
    • 提供者:sun
  1. EDK_81

    0下载:
  2. 视频文件 EDK_81,xilinx spartan-3-EDK_81,xilinx spartan-3
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-28
    • 文件大小:10.35mb
    • 提供者:zhouni
  1. C20_SD

    0下载:
  2. 主要实现在通过FPGA NIOS中,对SD进行初使化,读,写文件内容,但其是以块的形式写进SD里的,而不是以.TXT形式写入的。-Mainly achieved through the FPGA NIOS, the pairs of SD to perform initialization, reading and writing file content, but it is in the form of blocks written into the SD inside, rather th
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-04
    • 文件大小:1.11mb
    • 提供者:范业明
« 1 2 ... .25 .26 .27 .28 .29 3230.31 .32 .33 .34 .35 ... 4323 »
搜珍网 www.dssz.com