CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 3290.91 .92 .93 .94 .95 ... 4323 »
  1. jtd

    0下载:
  2. 主干道和支道红,绿,黄灯变化,并在数码光上显示出时间-Trunk Road and support Road, red, green, yellow change, and digital light show time for
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-22
    • 文件大小:3.8kb
    • 提供者:余涛
  1. Multi-functionDigitalClock

    0下载:
  2. 可实现校时,仿电台报时,闹钟,报整点时数-The school can be realized when the fake radio timekeeping, alarm clock, reported that the number of hours the whole point of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:13.31kb
    • 提供者:wk
  1. hdb

    0下载:
  2. 数字基带信号的传输是数字通信系统的重要组成部分。在数字通信中,有些场合可不经过载波调制和解调过程,而对基带信号进行直接传输。采用AMI码的信号交替反转,有可能出现四连零现象,这不利于接收端的定时信号提取。而HDB3码因其无直流成份、低频成份少和连0个数最多不超过三个等特点,而对定时信号的恢复十分有利,并已成为CCITT协会推荐使用的基带传输码型之一。为此,本文利用VHDL语言对数据传输系统中的HDB3编码器进行了设计。 基于达到达到达到的信号发生器的源程序-Digital baseband
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-28
    • 文件大小:2.86kb
    • 提供者:成风
  1. NiosII_Handbook

    0下载:
  2. 适合NIOS II 初学者参考的手册,全英文描述-Nios II Software Developer’s Handbook.pdf
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-06
    • 文件大小:1.12mb
    • 提供者:田健
  1. AHB_SRRAM

    0下载:
  2. SSRAM with AHB bus interface source code
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:201.04kb
    • 提供者:nan
  1. 5

    0下载:
  2. 4*4矩阵状态机键盘 是数字电路设计中常用的信号输入法-4* 4 matrix keyboard state machine is commonly used in digital circuit design, signal input method
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-10
    • 文件大小:613byte
    • 提供者:jing
  1. cal

    0下载:
  2. 设计一个十进制计数器,由0到9进行循环计数,同时将计数结果通过数码管显示出来-Design of a decimal counter, from 0 to 9 for cycle counting, while counting resulted in the adoption of digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-02
    • 文件大小:606byte
    • 提供者:杨毅刚
  1. VHDL

    0下载:
  2. VHDL和数字电路设计课程实验指导,内容丰富-VHDL and digital circuit design course experiment guide, rich in content
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:553kb
    • 提供者:杨毅刚
  1. VHDL

    0下载:
  2. 此代码是用VHDL语言编写的一些小程序,可以运行学习之用-This code is written in VHDL small programs that can be used to run study
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-31
    • 文件大小:178.45kb
    • 提供者:刘月
  1. VHDL

    0下载:
  2. VHDL的例程,详细讲解,在VHDL中使用层次设计(Cypress)-VHDL routines, detailed explanations, the use of the VHDL-level design (Cypress)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-06-11
    • 文件大小:17.5mb
    • 提供者:赵逸笙
  1. trunk

    0下载:
  2. hdl code for keypad scanner
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:72.31kb
    • 提供者:gopala
  1. niosII

    0下载:
  2. 很好地描述了NOISII的串口、定时中断等各种实例-A good descr iption of the NOISII the serial port, timer interrupt, and other examples of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:200kb
    • 提供者:李大伟
« 1 2 ... .85 .86 .87 .88 .89 3290.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com

浏览历史记录

关闭