CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .85 .86 .87 .88 .89 3290.91 .92 .93 .94 .95 ... 4323 »
  1. caideng

    0下载:
  2. 应用VHDL语言编程,实验彩灯控制.本程序经EC3C10E144C8验证无误,请放心使用-Application of VHDL language programming, experimental lantern control procedures by EC3C10E144C8 verify the correct, ease of use
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.83mb
    • 提供者:ljt
  1. I2C

    0下载:
  2. I2C总线控制程序,很实用的程序,相信对大家会有帮助-I2C bus control procedures
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-14
    • 文件大小:3.42kb
    • 提供者:董俊鹏
  1. LED_test

    0下载:
  2. QuartusII下面的一个简易LED控制程序,新手可以参考一下-QuartusII following a simple LED control program, and newcomers can reference
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.59mb
    • 提供者:董俊鹏
  1. Vpwm

    0下载:
  2. 按键可调占空比的PWM波产生程序。语言:VHDL-Button adjustable duty cycle of the PWM wave generator. Language: VHDL
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:899byte
    • 提供者:夏景
  1. 2

    0下载:
  2. VHDL语言编程的FPGA程序,在ISE9.1开发平台中运行,适合FPGA初学者入门学习-VHDL language programming of the FPGA program, run in ISE9.1 development platform, suitable for beginners to learn FPGA
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:161.32kb
    • 提供者:周周
  1. INOUT

    0下载:
  2. 一个实现特定功能的FPGA程序,使用VHDL语言编写,用于排除FPGA影响,检测电路中其他芯片是否正常工作-A function of the FPGA to achieve a specific program, the use of VHDL language for FPGA exclude the impact of other chip detection circuit is working properly
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:250.55kb
    • 提供者:周周
  1. chaoche

    0下载:
  2. 基于FPGA的Verilog HDL编写的黑线控制小车直线,及检测黑线延迟减速的设计。-FPGA-based Verilog HDL prepared to control the car straight black lines, and testing the black wire delay reducer design.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:408.37kb
    • 提供者:姜敏敏
  1. 3-8decoder

    0下载:
  2. FPGA/CPLD的开发,基于VHDL语言编写的3-8译码器,供大家参考-Based on the VHDL language 3-8 decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:229.04kb
    • 提供者:刘志芳
  1. 8-segment--LED

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言实现,点亮一位八段数码管-FPGA/CPLD development, based VHDL, lit an eight digital tube
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:207.09kb
    • 提供者:刘志芳
  1. adder-8segmengt-display

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的加法器实现,并用数码管显示-FPGA/CPLD development, based on VHDL adder implementation, and use digital tube display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-25
    • 文件大小:415.15kb
    • 提供者:刘志芳
  1. multiplying-unit

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的乘法器的实现,数码管显示-FPGA/CPLD development, based on the realization of VHDL language multipliers, digital display
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:230.33kb
    • 提供者:刘志芳
  1. D-trigger

    0下载:
  2. FPGA/CPLD开发,基于VHDL语言的D触发器的实现-FPGA/CPLD development, based on VHDL implementation of the D flip-flop
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:208.97kb
    • 提供者:刘志芳
« 1 2 ... .85 .86 .87 .88 .89 3290.91 .92 .93 .94 .95 ... 4323 »
搜珍网 www.dssz.com