CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .68 .69 .70 .71 .72 3373.74 .75 .76 .77 .78 ... 4323 »
  1. i2cxlinx

    0下载:
  2. xilinx版本的i2c的VHDL语言版-i2c of xilinx(vdhl)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:688.61kb
    • 提供者:王允
  1. sqrt

    0下载:
  2. This zip file contains the verilog source code for square root calculation and its test bench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:1.95kb
    • 提供者:Jaganathan
  1. FastCplxMuply

    0下载:
  2. This zip folder contains the verilog code for fast complex multiplication source code and its test bench
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:1.18kb
    • 提供者:Jaganathan
  1. fpga_sopc

    0下载:
  2. fpga_sopc教程-fpga for sopc
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-09
    • 文件大小:1.94mb
    • 提供者:sfsd
  1. Admittance_Relay

    0下载:
  2. This zip file contains the admittance relay using verilog HDL in XSE 9.2i environment-This zip file contains the admittance relay using verilog HDL in XSE 9.2i environment
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:459.58kb
    • 提供者:Jaganathan
  1. FPGA_Book_cd

    0下载:
  2. 《无线通信FPGA设计》包含的所有例子源码,包括matlab仿真和verilog源码,本书内容还是非常丰富的,涉及无线通信领域各个方面。不过对于一些比较新的技术,其FPGA实现部分过于简略,难以在工程中实用化。-" Wireless FPGA Design" contains all the examples source code, including the matlab simulation and verilog source code, the contents of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-03
    • 文件大小:1.44mb
    • 提供者:呙涛
  1. fpgatri

    0下载:
  2. FPGA三态门的VHDL实现。包括2种不同的实现方法。编译环境是Quartus-VHDL 3-state gate FPGA implementation. Including two kinds of different implementations. Build environment is Quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:518.49kb
    • 提供者:李超
  1. sdram_ver_134

    0下载:
  2. This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is based Xilinx FPGA Playform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-24
    • 文件大小:105.8kb
    • 提供者:peace
  1. sdram_vhd_134

    0下载:
  2. This code is a SDRAM Controller IP Core for FPGA to interface with SDRAM Memory. This code is Verilog. This code is based Xilinx FPGA Playform.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-30
    • 文件大小:477.46kb
    • 提供者:peace
  1. VHDL

    0下载:
  2. Program VHDL is scan keypad matrix 3*3 display to LCD
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-29
    • 文件大小:644.48kb
    • 提供者:pokamon
  1. sopc_timer

    0下载:
  2. sopc的一个典型应用,使用的部件为niosII软核中的timer定时器,内容详细,包括所有的源代码。-sopc a typical application, the use of soft-core components of niosII timer in the timer and detailed, including all the source code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-08
    • 文件大小:1.85mb
    • 提供者:王乐
  1. QuartusII_error_Analysis

    0下载:
  2. altera fpga编程过程中常出现一些错误及其消除方式,属于集体智慧的结晶-altera fpga programming mistakes often occur during its elimination method, belonging to the crystallization of collective wisdom
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:3.82kb
    • 提供者:王乐
« 1 2 ... .68 .69 .70 .71 .72 3373.74 .75 .76 .77 .78 ... 4323 »
搜珍网 www.dssz.com