CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .53 .54 .55 .56 .57 3558.59 .60 .61 .62 .63 ... 4323 »
  1. FPGA

    0下载:
  2. OFDM implementetion by using matlab in embedded communications to develop the transmitter and reciever in communication system and estimeting the channel
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-03-27
    • 文件大小:135.33kb
    • 提供者:raji
  1. VHDL_errors

    0下载:
  2. VHDL常见错误集锦!VHDL常见错误解决方案,24例-VHDL Collection of common errors! VHDL solutions for common errors, 24 cases
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-03
    • 文件大小:636.91kb
    • 提供者:朱柏
  1. A3P030_Comparator

    0下载:
  2. Actel的FPGA A3P030 做的数字比较起的源码-Actel FPGA A3P030 Comparator
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:109.45kb
    • 提供者:宋吉波
  1. A3P030_Decoder

    0下载:
  2. Actel A3P030 做的解码器的源码-Actel A3p030 decoder
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-04
    • 文件大小:235.86kb
    • 提供者:宋吉波
  1. clock

    0下载:
  2. 基于VHDL的数字时钟的设计,能直接在开发板上看到运行结果-VHDL-based design of the digital clock can be seen directly in the development of on-board results
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-02
    • 文件大小:748.83kb
    • 提供者:lie
  1. alarm

    0下载:
  2. (1):最基本的时间设定与校准功能; (2):闹钟定时功能,以及闹钟响铃功能; (3):一定条件下可以实现闹钟的时间自动修改功能; (4):当前时间为整点时实现整点报时功能。 (5):定时显示与计时显示可以实现任意切换 -(1): the most basic function of time for setup and calibration (2): clock timing, as well as the ringing alarm clock function
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-08
    • 文件大小:1.01kb
    • 提供者:xiaodaselang
  1. fp

    0下载:
  2. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-11
    • 文件大小:1.13kb
    • 提供者:林萍
  1. Ballastic_Calculator

    0下载:
  2. Ballastic Calculator Interface designe for Army TANK (Xilinx Verilog, Schematics)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-12
    • 文件大小:2.57mb
    • 提供者:Tomahawk
  1. BCD

    0下载:
  2. BCD数码管显示 在DE2平台上运行 quartus-BCD digital display in the DE2 platform quartus
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-26
    • 文件大小:56.38kb
    • 提供者:johnson
  1. lonely

    0下载:
  2. 百分之一碼表 基於vhdl的簡單馬錶功能 適用於新手入門-1 code table
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:566.13kb
    • 提供者:吳員外
  1. mc8051

    0下载:
  2. 8051实现的源代码,通过该源代码,可以学习8051 CPU的实现原理- source code of the implement of 8051,by the source code ,we can learn the implement principle of 8051 CPU
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:197.29kb
    • 提供者:xu_xf
  1. counter

    0下载:
  2. 实现了各种精度的计算器,可供学习,也可应用的工程中。- the difference counter ,it can help to learn VHDL ,it can also be as a modular in your project
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-07
    • 文件大小:839byte
    • 提供者:xu_xf
« 1 2 ... .53 .54 .55 .56 .57 3558.59 .60 .61 .62 .63 ... 4323 »
搜珍网 www.dssz.com