CDN加速镜像 | 设为首页 | 加入收藏夹
当前位置: 首页 源码下载 嵌入式/单片机编程 VHDL编程

资源列表

« 1 2 ... .56 .57 .58 .59 .60 3561.62 .63 .64 .65 .66 ... 4323 »
  1. traffic_lights

    0下载:
  2. 十字路口的交通指挥信号灯,控制要求如下: (1)信号灯受一个起动开关控制,当起动开关接通时,信号系统开始工作,且先南北红灯亮,东西绿灯亮。当起动开关断开时,所有信号灯都熄灭。 (2)南北绿灯和东西绿灯不能同时亮,如果同时亮时应关闭信号灯系统,并报警。 (3)南北红灯亮维持26S。在南北红灯亮的同时东西绿灯也亮,并维持20S。到20S时,东西绿灯闪烁,闪烁4S后熄灭。在东西绿灯熄灭时,东西黄灯亮,并维持2S。到2S时,东西黄灯熄,东西红灯亮。同时,南北红灯熄灭,南北绿灯亮。 (4)
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:8.96kb
    • 提供者:陈旭
  1. verilog_examples_resource_code

    0下载:
  2. verilog学习资料,各种verilog代码,举例。-some examples for verilog
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:159.34kb
    • 提供者:陈旭
  1. divide_vl

    0下载:
  2. d这是一个分频器,因为在FPGA中,为了能够得到比较少的频率,通常用分频器来完成-can divice the frequence
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:136.46kb
    • 提供者:梁永安
  1. seven_vote

    0下载:
  2. 这是一个七人表决器,顾名思意就是适用于7个人的表决器,当有4个人以上赞成就会响-this is a vote from seven people
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:125.07kb
    • 提供者:梁永安
  1. full_add

    0下载:
  2. 这是一个全加器,有三个输入,有两个输出,输入分别是两个加数,一个进位,输出分别是和,进位-This is a full adder, three input, two output, input is represented by two summand, a binary output, respectively and, binary
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:124.08kb
    • 提供者:梁永安
  1. collude

    0下载:
  2. 这是串转并的程序,能够张串行的数据,变成并行的数据-This is the string and the procedure to be able to Zhang serial data into parallel data
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-16
    • 文件大小:133.6kb
    • 提供者:梁永安
  1. dds_xin

    0下载:
  2. 真正可用的dds程序,频率范围为20hz到20khz-Dds real procedures available, the frequency range of 20hz to 20khz
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:456.03kb
    • 提供者:wuzhouting
  1. VHDLDesignMethodnew

    0下载:
  2. 用VHDL语言实现可编程数字系统设计.该文档说明了VHDL的设计方法,设计单元,举了大量有价值的实例,给出了VHDL的代码.-VHDL language with programmable digital system design. This document describes the VHDL design method, design unit, cited an example of a large number of valuable, given the VHDL code.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-06
    • 文件大小:575.31kb
    • 提供者:ma fengxian
  1. MPMC_NPI

    0下载:
  2. 这是MPMC的NPI接口的,字节读操作的例子-xilinx mpmc core, npi interface example
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-05
    • 文件大小:18.27kb
    • 提供者:昭阳
  1. lvds6

    0下载:
  2. 实现了LVDS高速传输,对于相开发高速数据传输的人很有用。-Achieved high-speed LVDS for high-speed data transmission with the development of the people very useful.
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-01
    • 文件大小:703.42kb
    • 提供者:樊英平
  1. 100vhdl

    0下载:
  2. 100个vhdl的源代码,基本都可运行,是初学者的必备-100 vhdl source code, the basic can be run, it is essential for beginners
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-04-17
    • 文件大小:246.84kb
    • 提供者:lucy
  1. VerilogHDL

    0下载:
  2. 复杂数字电路与系统的VHDL设计方法,有原理,说明及实例-Complex digital circuits with VHDL design system, a principle, descr iptions and examples of
  3. 所属分类:VHDL-FPGA-Verilog

    • 发布日期:2017-05-24
    • 文件大小:2.98mb
    • 提供者:lucy
« 1 2 ... .56 .57 .58 .59 .60 3561.62 .63 .64 .65 .66 ... 4323 »
搜珍网 www.dssz.com